[发明专利]分子合成设备

权利要求书

1.一种分子合成设备，包括：

合成阵列，所述合成阵列包括合成位置和被布置在每个合成位置处的电极的阵列，以及

非易失性存储器，所述非易失性存储器包括位单元阵列、一组字线和一组位线，其特征在于，

每个位单元包括具有被连接到字线的控制栅极、第一源极/漏极端子、和被连接到位线的第二源极/漏极端子的非易失性存储器晶体管，所述存储器晶体管在低阈值电压和高阈值电压之间是可切换的，

其中所述合成阵列的每个合成位置处的所述电极被连接到所述非易失性存储器的所述位单元中的相应一个的所述第一源极/漏极端子。

2.如权利要求1所述的分子合成设备，其特征在于，所述分子合成设备进一步包括控制器，所述控制器被配置成：

接收指示将被启用的所述合成阵列的电极的数据集，

将连接到将被启用的电极的每个位单元的所述存储器晶体管设置为所述低阈值电压，并且将每个其他位单元的所述存储器晶体管设置为所述高阈值电压，以及

将介于所述低阈值电压和高阈值电压之间的控制电压施加到所述字线，并且将电极电压施加到所述位线。

3.如前述权利要求中任一项所述的分子合成设备，其中被布置在同一阵列的列中的所述非易失性存储器的所述阵列的位单元被连接到同一位线，以及其中被布置在同一阵列的行中的所述非易失性存储器的所述阵列的位单元被连接到同一字线。

4.如权利要求1-2中任一项所述的分子合成设备，其特征在于，所述非易失性存储器是NOR闪存。

5.如权利要求1-2中任一项所述的分子合成设备，其特征在于，每个位单元的所述存储器晶体管包括浮置栅极或电荷俘获层。

6.如权利要求1-2中任一项所述的分子合成设备，其特征在于，每个位单元的所述存储器晶体管是铁电晶体管。

7.如权利要求1-2中任一项所述的分子合成设备，其特征在于，进一步包括基板，其中所述非易失性存储器被形成在所述基板上，并且所述合成阵列被形成在所述非易失性存储器上。

8.如权利要求7所述的分子合成设备，其特征在于，每个存储器晶体管包括形成在从所述基板垂直突出的半导体结构中的垂直通道，并且其中每个存储器晶体管的所述第一源极/漏极端子被布置在所述垂直通道上方。

9.如权利要求7所述的分子合成设备，其特征在于，每个合成位置处的所述电极通过通孔被连接到所述非易失性存储器的相应位单元的所述第一源极/漏极端子。

10.如权利要求1-2中任一项所述的分子合成设备，其特征在于，每个合成位置处的所述电极是被配置成以下的电极：响应于被启用：将热量供应到所述合成位置、在所述合成位置处生成气泡和/或生成离子。

11.一种用于选择性地激活合成位置的阵列的电极的方法，其特征在于，每个合成位置的所述电极被连接到非易失性存储器设备的位单元的阵列中的相应一个位单元的非易失性存储器晶体管的第一源极/漏极端子，其中，每个位单元的所述存储器晶体管在低阈值电压和高阈值电压之间是可切换的，并且具有连接到所述非易失性存储器设备的一组字线的字线的控制栅极和连接到所述非易失性存储器设备的一组位线的位线的第二源极/漏极端子，

所述方法包括：

将连接到将被启用的电极的每个位单元的所述存储器晶体管设置为所述低阈值电压，并且将每个其他位单元的所述存储器晶体管设置为所述高阈值电压，以及

将介于所述低阈值电压和高阈值电压之间的控制电压施加到所述字线，并且将电极电压施加到所述位线。

12.如权利要求11所述的方法，其特征在于，所述非易失性存储器是NOR闪存，并且所述方法包括：

对所述非易失性存储器的每个位单元执行Fowler-Nordheim隧穿擦除，其中每个位单元的所述存储器晶体管被设置为所述低阈值电压，以及

通过Fowler-Nordheim隧穿或通道热电子注入将所述每个其他位单元的所述存储器晶体管设置为所述高阈值电压。