[发明专利]宽带小数分频锁相环系统及其杂散优化方法

说明书

一种宽带小数分频锁相环系统及其杂散优化方法。该宽带小数分频锁相环系统包括频率切换电路、小数分频锁相环和控制单元，其中控制单元用于根据预先存储的输入参考信号的频率与所述小数分频锁相环输出的小数分频输出频率之间的对应关系，控制所述频率切换电路将所述输入参考信号的频率变换成对应频率，变换频率后的输入参考信号输出到所述小数分频锁相环。本发明的锁相环系统及其杂散优化方法通过鉴相频率和输出频率之间的关联算法，在保持较小的系统以及电路规模的基础上，实现了对小数分频杂散的优化。

技术领域

本发明涉及频率源产生技术领域，具体地涉及一种宽带小数分频锁相环系统及其杂散优化方法。

背景技术

锁相环(PLL，Phase Locked Loop)是一种利用反馈(Feedback)控制原理实现的频率及相位的同步技术，其作用是将电路输出的时钟与其外部的参考时钟保持同步，广泛应用于信号传输领域。锁相环基于其内部结构，又分为整数型锁相环和小数型锁相环。

当前，用于计量定标的高性能信号发生器通常要求输出频率分辨率达到赫兹量级。然而，传统的整数型锁相环由于其自身电路特点，其输出频率解析度较低，无法满足对输出频率精度要求较高的系统要求。小数分频锁相环由于在相同参考频率下可实现更高的频率分辨率的优点而取代了传统的整数型锁相环。然而，在现有技术下直接实现小数分频存在小数杂散度高、影响锁相环输出频谱质量，以及实现电路复杂、成本高等缺陷。因此，迫切需要开发一种保持较小的系统以及电路规模的基础上，实现对小数分频杂散的优化的解决方案。

发明内容

有鉴于此，本发明的主要目的在于提供一种宽带小数分频锁相环系统及其杂散优化方法，以期至少部分地解决上述技术问题中的至少之一。

为了实现上述目的，作为本发明的一个方面，提供了一种宽带小数分频锁相环系统，其特征在于，包括频率切换电路、小数分频锁相环和控制单元，其中：

所述控制单元用于根据预先存储的输入参考信号的频率与所述小数分频锁相环输出的小数分频输出频率之间的对应关系，控制所述频率切换电路将所述输入参考信号的频率变换成对应频率，变换频率后的输入参考信号输出到所述小数分频锁相环。

作为本发明的另一个方面，还提供了一种利用上述宽带小数分频锁相环系统实现的宽带小数分频杂散优化方法，其特征在于，包括如下步骤：

根据预先存储的输入参考信号的频率与所述小数分频锁相环输出的小数分频输出频率之间的对应关系，控制频率切换电路将所述输入参考信号的频率变换成对应频率；

将所述频率切换电路变换频率后的输入参考信号输出到所述小数分频锁相环，进行小数分频后得到满足杂散度要求的压控振荡器输出频率f_vco。

基于上述技术方案可知，本发明的宽带小数分频锁相环系统及其杂散优化方法相对于现有技术具有如下有益效果：

(1)本发明的宽带小数分频锁相环系统可以通过精简的电路来实现，从而可以制成较小的体积；

(2)本发明的宽带小数分频锁相环系统成本低，增加简单的频率切换电路，通过合理的算法即可优化小数分频杂散，实现高精度且低杂散的频率源；

(3)本发明的宽带小数分频锁相环系统可扩展性好，可以根据需要进行各种精度的定制。

附图说明

图1是本发明的宽带小数分频锁相环系统的结构方框图；

图2是本发明的宽带小数分频锁相环系统的一个设计实例；

图3是普通的小数分频锁相环用于本发明时的简化电路图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。