[发明专利]半导体设备及其测试设备和方法

说明书

一种测试设备包括测试安装电路，该测试安装电路上安装有多个半导体设备作为相应的被测设备。每个被测设备中包括对应的延迟控制电路和目标电路。提供电耦接到测试安装电路的测试逻辑器件。测试逻辑器件被配置为生成测试输入，测试输入被并行地提供给多个被测设备内的延迟控制电路。延迟控制电路至少包括第一延迟控制电路和第二延迟控制电路，第一延迟控制电路和第二延迟控制电路被配置为在相对于彼此异相的相应的第一测试时间间隔和第二测试时间间隔期间向对应的第一目标电路和第二目标电路传递测试输入，以便在测试期间实现测试安装电路的更均匀的功耗需求。

相关申请的交叉引用

本申请要求于2018年8月7日在韩国知识产权局递交的韩国专利申请No.10-2018-0092053的优先权，其全部公开通过引用合并于此。

技术领域

本发明构思涉及对半导体设备进行测试的方法，更具体地，涉及在测试期间降低峰值噪声和/或峰值功耗的发生的测试设备和测试方法，以及使用该测试设备和测试方法对其执行测试的半导体设备。

背景技术

随着电子工业和用户需求的快速发展，电子设备已经变得更紧凑，更复杂，并且支持更大的容量。因此，包括在电子设备中的半导体设备的测试变得更加复杂。举例说明，在生产测试环境中，包括数十或数百个晶片管芯或半导体封装的半导体设备可以作为被测设备(DUT)被同时测试。此外，当被测设备(DUT)对应于多通道和/或高容量存储器设备时，峰值噪声和/或峰值功耗可能随着工作电流增加到几十安培(A)而过大。

发明内容

本发明构思提供了测试设备和测试方法，其能够降低由于测试环境中的峰值噪声和/或峰值功耗而导致的测试性能劣化，并且本发明构思提供了使用该测试设备和测试方法对其执行测试的半导体设备。

根据本发明的一些实施例，提供了一种测试设备，其包括测试安装电路和测试逻辑器件。测试安装电路上安装有多个半导体设备作为相应的被测设备。这些被测设备中的每一个被测设备中包括对应的延迟控制电路和要测试的目标电路。电耦接到测试安装电路的测试逻辑器件被配置为生成测试输入，通常将测试输入并行地提供给多个被测设备内的延迟控制电路。这些延迟控制电路可以至少包括第一延迟控制电路和第二延迟控制电路，其被配置为在相对于彼此异相的相应的第一测试时间间隔和第二测试时间间隔期间向对应的第一目标电路和第二目标电路传递测试输入。具体地，第一延迟控制电路和第二延迟控制电路可以从测试逻辑器件同时接收相同的测试输入，但在不同的时间将测试输入提供给第一目标电路和第二目标电路，使得在使用测试输入在第二目标电路内开始第二测试模式之前或之后，使用测试输入在第一目标电路内开始第一测试模式。

在本发明的一些实施例中，第一延迟控制电路可以包括定时控制电路，该定时控制电路使得通过第一延迟控制电路向第一目标电路传递测试输入延迟可编程的第一延迟量。另外，该第一延迟控制电路可以被配置为当通过第一延迟控制电路传递由第一目标电路生成的输出测试数据时，绕过定时控制电路。在本发明的又一些实施例中，第一延迟控制电路可以包括第一定时控制电路，该第一定时控制电路使得通过第一延迟控制电路向第一目标电路传递测试输入的多个部分延迟对应的多个不同的延迟量。