[发明专利]半导体设备及其测试设备和方法

权利要求书

1.一种测试设备，包括：

测试安装电路，其上安装有多个半导体设备作为相应的被测设备，在所述被测设备中包括对应的延迟控制电路和目标电路；以及

测试逻辑器件，电耦接到所述测试安装电路，所述测试逻辑器件被配置为生成测试输入，所述测试输入被并行地提供给所述多个被测设备内的延迟控制电路，所述延迟控制电路至少包括第一延迟控制电路和第二延迟控制电路，所述第一延迟控制电路和所述第二延迟控制电路被配置为在相对于彼此异相的相应的第一测试时间间隔和第二测试时间间隔期间，向对应的第一目标电路和第二目标电路传递所述测试输入。

2.根据权利要求1所述的测试设备，其中，所述第一延迟控制电路和所述第二延迟控制电路从所述测试逻辑器件同时接收相同的测试输入，但在不同的时间将所述测试输入提供给所述第一目标电路和所述第二目标电路，使得在使用所述测试输入在所述第二目标电路内开始第二测试模式之前或之后，使用所述测试输入在所述第一目标电路内开始第一测试模式。

3.根据权利要求2所述的测试设备，其中，所述第一延迟控制电路包括定时控制电路，所述定时控制电路使得通过所述第一延迟控制电路向所述第一目标电路传递所述测试输入延迟可编程的第一延迟量。

4.根据权利要求3所述的测试设备，其中，所述第一延迟控制电路被配置为当通过所述第一延迟控制电路传递由所述第一目标电路生成的输出测试数据时，绕过所述定时控制电路。

5.根据权利要求2所述的测试设备，其中，所述第一延迟控制电路包括第一定时控制电路，所述第一定时控制电路使得通过所述第一延迟控制电路向所述第一目标电路传递所述测试输入的多个部分延迟对应的多个不同的延迟量。

6.一种测试设备，包括：

被测设备DUT安装电路，在所述被测设备DUT安装电路上安装有多个半导体设备作为DUT；以及

测试逻辑器件，被配置为生成提供给所述多个半导体设备中的目标电路的测试输入，并基于来自所述多个半导体设备的测试输出来确定所述DUT是否有缺陷，

其中，所述测试逻辑器件被配置为并行地向所述多个半导体设备提供所述测试输入，以及

其中，向所述多个半导体设备中的一些半导体设备中的目标电路传送所述测试输入的时刻不同于向所述多个半导体设备中的其他一些半导体设备中的目标电路传送所述测试输入的时刻。

7.根据权利要求6所述的测试设备，其中，所述多个半导体设备中的每一个半导体设备包括延迟控制电路，所述延迟控制电路接收所述测试输入，使所述测试输入延迟，并输出延迟的测试输入，并且

其中，所述测试逻辑器件被配置为向所述多个半导体设备提供延迟控制信号，以针对所述测试输入设置不同的延迟量。

8.根据权利要求6所述的测试没备，其中，所述多个半导体设备被分类成第一组至第N组，其中N是等于或大于2的整数，所述第一组至所述第N组中的每一组包括一个或多个半导体设备，

其中，属于同一组的半导体设备中的目标电路同时接收所述测试输入，并且属于不同组的半导体设备中的目标电路在不同的时刻接收所述测试输入。

9.根据权利要求6所述的测试设备，其中，所述多个半导体设备包括M个半导体设备，其中M是等于或大于2的整数，

其中，所述M个半导体设备中的目标电路在不同的时刻接收所述测试输入。

10.根据权利要求6所述的测试设备，其中，所述多个半导体设备包括第一半导体设备，所述第一半导体设备包括多个通道，所述多个通道中的每个通道经由独立的接口接收所述测试输入，

其中，所述多个通道中的目标电路在不同的时刻接收所述测试输入。

11.根据权利要求10所述的测试设备，其中，所述第一半导体设备包括高带宽存储器HBM。