[发明专利]一种存储器及其制造方法

说明书

本发明提出一种存储器及其制造方法，包括：衬底；至少一浮栅结构，位于所述衬底上，所述浮栅结构依次包括浮栅介电层和浮栅电极层；至少一极间介电层，位于所述浮栅结构上；至少一源区，位于所述衬底中，且与所述浮栅结构的一端相邻；至少一漏区，位于所述衬底中，且与所述浮栅结构的另一端相邻；隔离层，位于所述衬底以及所述极间介电层上；层间介电层，位于所述隔离层上；多个接触插塞，位于所述层间介电层中，其中至少一个所述接触插塞的一端直接接触所述极间介电层，所述接触插塞的另一端连接金属层。本发明提出的存储器的制造方法简化了制造工艺，减小了存储器的体积；同时本发明提出的制造方法同样适用于制造存储器中逻辑区器件。

技术领域

本发明涉及半导体领域，特别涉及一种存储器及其制造方法。

背景技术

存储器(Memory)是计算机系统中的记忆设备，用来存放程序和数据。存储器的主要功能是存储程序和各种数据，并能在计算机运行过程中高速、自动地完成程序或数据的存取。

随着半导体制程的趋势不断朝向提升芯片构装密度发展，因此存储器组件的设计便不断朝向节省空间的观念演进。为了将存储器组件缩小，存储器组件的尺寸已被压缩至次微米或纳米级的尺寸。随着半导体的演进，非挥发性存储器的制造也随着趋势而缩小组件尺寸，非挥发性存储器包括不同类型的组件，例如快速存储器，可擦除可编程只读存储器，电可擦除可编程只读存储器等。

快速存储器以及可擦除可编程只读存储器的非挥发性存储元件包括浮置栅极以及控制电极，一般可以分为叠栅式以及分栅式两种形式。典型的一种非易失性存储器设计成具有堆叠式栅极(Stack-Gate)结构，其中包括依序设置在基底上的穿隧氧化层、浮置栅极(Floating gate)、栅间介电层以及控制栅极(Control Gate)。对此快闪存储器元件进行编程或抹除操作时，是分别在源极区、漏极区与控制栅极上施加适当电压，以使电子注入多晶硅浮置栅极中，或将电子从多晶硅浮置栅极中拉出。

然而，随着集成电路正以更高的积集度朝向小型化的元件发展，所以必须缩小非易失性存储器的存储单元尺寸以增进其积集度。

发明内容

本发明提出一种存储器及其制造方法，简化了制造工艺同时能够减小存储器的尺寸大小。

为实现上述目的及其他目的，本发明提出一种存储器，包括：

衬底；

至少一浮栅结构，位于所述衬底上，所述浮栅结构依次包括浮栅介电层和浮栅电极层；

至少一极间介电层，位于所述浮栅结构上；

至少一源区，位于所述衬底中，且与所述浮栅结构的一端相邻；

至少一漏区，位于所述衬底中，且与所述浮栅结构的另一端相邻；

隔离层，位于所述衬底和所述极间介电层上；

层间介电层，位于所述隔离层上；

多个接触插塞，位于所述层间介电层中，其中至少一个所述接触插塞的一端直接接触所述极间介电层，所述接触插塞的另一端连接金属层。

在一些实施例中，所述浮栅介电层位于所述衬底上，所述浮栅电极层位于所述浮栅介电层上。

在一些实施例中，所述极间介电层位于所述浮栅电极层上。

在一些实施例中，所述浮栅结构位于所述源区与所述漏区之间，所述漏区与所述源区的掺杂类型相同，所述漏区与所述源区的掺杂离子类型相同，所述漏区使用第一类型掺杂，所述第一类型掺杂为N型或P型掺杂；所述源区使用第一类型掺杂，所述第一类型掺杂为N型或P型掺杂。

在一些实施例中，所述存储单元还包括侧墙结构，所述侧墙结构位于所述极间介电层以及所述浮栅结构的两侧，所述侧墙结构的高度低于或等于所述极间介电层的高度。