[发明专利]半导体存储装置

说明书

实施方式的半导体存储装置包含：第1电极及第2电极，在第1方向上对向配置；相变化膜，设置在这些第1电极及第2电极之间；第1膜，设置在所述相变化膜的与所述第1方向交叉的第2方向的侧面且包含绝缘体；及第2膜，隔着所述第1膜设置在所述相变化膜的所述第2方向的侧面且包含含碳的导电体。

[相关申请]

本申请享有以日本专利申请2018-147332号(申请日：2018年8月6日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

本发明的实施方式涉及一种半导体存储装置。

背景技术

作为存储大容量数据的半导体存储装置，已知使存储器单元的电阻值变化来存储信息的电阻变化型的半导体存储装置。其中相变化存储器(PCM：Phase Change Memory)在存储器单元中使用相变化膜，利用相变化膜的电阻值在结晶状态与非晶质状态下数位不同来存储信息。

发明内容

实施方式提供一种减少了热对邻接单元的影响的半导体存储装置。

一实施方式的半导体存储装置包含：第1电极及第2电极，在第1方向上对向配置；相变化膜，设置在这些第1电极及第2电极之间；第1膜，设置在所述相变化膜的与所述第1方向交叉的第2方向的侧面且包含绝缘体；及第2膜，隔着所述第1膜设置在所述相变化膜的所述第2方向的侧面且包含含碳的导电体。

另一实施方式的半导体存储装置包含：第1电极及第2电极，在第1方向上对向配置；相变化膜，设置在这些第1电极及第2电极之间；第1膜，设置在所述相变化膜的与所述第1方向交叉的第2方向的侧面；及第2膜，隔着所述第1膜设置在所述相变化膜的所述第2方向的侧面；所述第1膜包含绝缘体，所述第2膜包含面内方向的导热度大于膜厚方向的导热度的导电体。

又一实施方式的半导体存储装置包含：第1配线，在第1方向上延伸；

第2配线，在与所述第1方向交叉的第2方向上延伸；第3配线，与所述第2配线在所述第1方向上相邻，且在所述第2方向上延伸；第1积层体，设置在所述第1配线与所述第2配线之间，且包含第1电阻变化层及第1电极；第2积层体，设置在所述第1配线与所述第3配线之间，且包含第2电阻变化层及第2电极；第1膜，设置在所述第1积层体与所述第2积层体之间，且与所述第1积层体相接；及第2膜，设置在所述第2积层体与所述第1膜之间，与所述第1膜相接且包含含碳的导电体。

附图说明

图1是第1实施方式的半导体存储装置的框图。

图2是表示该半导体存储装置的存储器单元阵列的构成的电路图。

图3是表示该存储器单元阵列的构成的立体图。

图4(a)及(b)是表示该半导体存储装置的存储器垫(mat)的构成的剖视图。

图5是表示该半导体存储装置的存储器垫的制造方法的剖视图。

图6是表示该半导体存储装置的存储器垫的制造方法的剖视图。

图7是表示该半导体存储装置的存储器垫的制造方法的剖视图。

图8是表示该半导体存储装置的存储器垫的制造方法的剖视图。

图9是表示该半导体存储装置的存储器垫的制造方法的剖视图。

图10是表示该半导体存储装置的存储器垫的制造方法的剖视图。

图11是表示该半导体存储装置的存储器垫的制造方法的剖视图。

图12(a)及(b)是表示第2实施方式的半导体存储装置的存储器垫的构成的剖视图。

图13是表示该半导体存储装置的存储器垫的制造方法的剖视图。