[发明专利]用于半导体工艺的方法

说明书

一种用于半导体工艺的方法，此处所述的实施例一般关于形成栅极层于高深宽比的沟槽中的方法，其采用循环沉积‑处理工艺。在一实施例中，方法包括对具有至少一结构的基板表面进行膜沉积工艺以形成顺应膜，且顺应膜形成于结构的下表面上并沿着结构的多个侧壁表面；对基板表面进行处理工艺，以形成个别的卤素表面层或个别的卤素封端层于侧壁表面的个别上侧部分上的顺应膜上；以及按序重复进行膜沉积工艺与处理工艺，以将顺应膜填入结构。

技术领域

本发明实施例关于沉积膜于高深宽比与小尺寸的沟槽中的方法。

背景技术

随着半导体产业进展至纳米技术工艺节点，以求更高装置密度、更高效能、与更低成本，来自制作与设计的挑战导致三维设计的发展，如鳍状场效晶体管。鳍状场效晶体管装置通常包含大高宽比的半导体鳍状物，其中形成有通道与源极/漏极区。栅极沿着鳍状结构的侧部形成于鳍状结构上(如包覆鳍状结构)，有利于增加通道表面积以产生更快、更可信、与可更佳控制的半导体晶体管装置。然而随着尺寸缩小，如何沉积膜于高深宽比与小尺寸的沟槽中，而不产生缝或空隙为一大挑战。

发明内容

本发明一实施例提供的用于半导体工艺的方法，包括：对具有至少一结构的基板表面进行膜沉积工艺以形成顺应膜，且顺应膜形成于结构的下表面上并沿着结构的多个侧壁表面；对基板表面进行处理工艺，以形成个别的卤素表面层或个别的卤素封端层于侧壁表面的个别上侧部分上的顺应膜上；以及按序重复进行膜沉积工艺与处理工艺，以将顺应膜填入结构。

附图说明

图1是一些实施例中，制作半导体装置的例示性方法的流程图。

图2是一些实施例中，形成虚置栅极层的工艺。

图3至图13、图14A至图14B、图15A至图15C、与图16A至图16B到图18A至图18B是一些实施例中，对应多种制作阶段的半导体装置结构的多种三维图与剖视图。

附图标记说明：

A-A、B-B 剖面

D1 第一尺寸

D2 第二尺寸

T1 第一厚度

T2 第二厚度

100 流程图

102、104、106、108、110、112 步骤

150 虚置栅极层形成工艺

152、156 膜沉积工艺

154 顶部处理工艺

158 选择盒

202、220 界面介电层

204 晶种层

206 膜

208 钝化层

214 硅化物区

219 阻障层

221 导电材料

222 栅极介电层

224 顺应层

226 栅极导电充填材料

228a 置换栅极结构

230 第二层间介电层

240 半导体装置结构

248 隔离区

251 栅极结构

253 沟槽