[发明专利]半导体存储器装置和包括半导体存储器装置的存储器系统

权利要求书

1.一种半导体存储器装置，包括：

存储器单元阵列，包括多个存储器单元；

纠错码引擎，被配置为：检测和/或校正读取数据中的至少一个错误位，并被配置为：生成指示所述至少一个错误位是否被检测到和/或被校正的解码状态标志，其中，读取数据从存储器单元阵列读取；

通道接口电路，被配置为：从纠错码引擎接收读取数据和解码状态标志，并被配置为：将读取数据和解码状态标志发送至存储器控制器，其中，通道接口电路被配置为：通过第一引脚将解码状态标志发送至存储器控制器；

控制逻辑电路，被配置为：响应于从存储器控制器提供的地址和命令，控制纠错码引擎和通道接口电路。

2.根据权利要求1所述的半导体存储器装置，其中，第一引脚是所述半导体存储器装置被配置为通过其发送与读取数据相关联的数据反转位并且所述半导体存储器装置被配置为通过其从存储器控制器接收数据掩码信号的引脚，

其中，通道接口电路包括：奇偶校验生成器，被配置为：基于读取数据来生成用于检测和/或校正在将读取数据发送至存储器控制器时发生的错误的链路奇偶校验位，

其中，通道接口电路被配置为：通过第一引脚将解码状态标志和链路奇偶校验位发送至存储器控制器。

3.根据权利要求2所述的半导体存储器装置，其中，通道接口电路还被配置为：通过对解码状态标志和链路奇偶校验位执行时分复用，经由第一引脚将解码状态标志和链路奇偶校验位发送至存储器控制器。

4.根据权利要求2所述的半导体存储器装置，其中，控制逻辑电路被配置为：禁用奇偶校验生成器，

通道接口电路还被配置为：通过第一引脚将解码状态标志发送至存储器控制器。

5.根据权利要求4所述的半导体存储器装置，其中，通道接口电路还被配置为：通过第一引脚将解码状态标志重复地发送至存储器控制器。

6.根据权利要求2所述的半导体存储器装置，其中，通道接口电路还包括：寄存器，用于存储对应于解码状态标志的预定义的模式，

通道接口电路还被配置为：通过第一引脚将预定义的模式发送至存储器控制器。

7.根据权利要求1所述的半导体存储器装置，其中，第一引脚是所述半导体存储器装置被配置为通过其发送与读取数据相关联的数据反转位的引脚，

其中，通道接口电路包括：奇偶校验生成器，被配置为：基于读取数据来生成用于检测和/或校正在将解码状态标志发送至存储器控制器时发生的错误的链路奇偶校验位，

其中，通道接口电路被配置为：通过第一引脚发送解码状态标志和链路奇偶校验位。

8.根据权利要求7所述的半导体存储器装置，其中，通道接口电路还被配置为：通过对解码状态标志和链路奇偶校验位执行时分复用，经由第一引脚将解码状态标志和链路奇偶校验位发送至存储器控制器。

9.根据权利要求1所述的半导体存储器装置，其中，第一引脚是所述半导体存储器装置被配置为通过其将读取数据发送至存储器控制器的引脚，

其中，通道接口电路被配置为：通过对读取数据和解码状态标志执行时分复用，经由第一引脚将读取数据和解码状态标志发送至存储器控制器。

10.根据权利要求1所述的半导体存储器装置，其中，纠错码引擎被配置为：在读取数据包括所述至少一个错误位时，基于与所述至少一个错误位相关联的校正子和错误位置信号来生成解码状态标志。