[发明专利]存储器的形成方法

说明书

本发明涉及一种存储器的形成方法，包括：提供一基底；刻蚀所述基底，在所述基底内形成多个刻蚀孔；在所述刻蚀孔内填充阻挡层；形成覆盖所述基底及阻挡层的堆叠结构，所述堆叠结构包括交替堆叠的绝缘层和牺牲层；形成贯穿所述堆叠结构至所述阻挡层表面的沟道孔，所述沟道孔底部完全位于所述阻挡层表面；沿所述沟道孔去除所述阻挡层，暴露出所述刻蚀孔的内壁表面；沿所述刻蚀孔的内壁表面生长半导体外延层。上述方法能够提高存储器的性能。

技术领域

本发明涉及半导体技术领域，尤其涉及一种存储器的形成方法。

背景技术

近年来，闪存(Flash Memory)存储器的发展尤为迅速。闪存存储器的主要特点是在不加电的情况下能长期保持存储的信息，且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。为了进一步提高闪存存储器的位密度(Bit Density)，同时减少位成本(Bit Cost)，三维的闪存存储器(3D NAND)技术得到了迅速发展。

在3D NAND的形成过程中，需要在衬底表面形成堆叠结构之后，刻蚀堆叠结构形成沟道孔，再在所述沟道孔内形成沟道孔结构。沟道孔的刻蚀工艺中，刻蚀至衬底表面后，会对衬底有进一步的过刻蚀，后续再沟道孔底部的衬底表面形成半导体外延层。半导体外延层的生长对衬底表面的质量要求很高，这就对沟道孔刻蚀的均一性要求非常高。由于不同区域的沟道孔密度不同，会使得沟道孔底部的刻蚀均一性较差。并且，半导体外延层对衬底表面的清洗要求很高，如果清洗不足会导致半导体外延层的生长受到杂质颗粒或表面缺陷的影响，而过强的清洗又会导致沟道孔的关键尺寸变大，使得沟道孔的关键尺寸难以控制。

如何降低沟道孔的刻蚀难度，提高沟道孔底部半导体外延层的生长质量，是目前亟需解决的问题。

发明内容

本发明所要解决的技术问题是，提供一种存储器的形成方法，提高沟道孔底部的半导体外延层的生长质量。

本发明提供一种存储器的形成方法，包括：提供一基底；刻蚀所述基底，在所述基底内形成多个刻蚀孔；在所述刻蚀孔内填充阻挡层；形成覆盖所述基底及阻挡层的堆叠结构，所述堆叠结构包括交替堆叠的绝缘层和牺牲层；形成贯穿所述堆叠结构至所述阻挡层表面的沟道孔，所述沟道孔底部完全位于所述阻挡层表面；沿所述沟道孔去除所述阻挡层，暴露出所述刻蚀孔的内壁表面；沿所述刻蚀孔的内壁表面生长半导体外延层。

可选的，所述刻蚀孔的关键尺寸等于或大于所述沟道孔的关键尺寸。

可选的，所述阻挡层的材料包括多晶硅、氧化铝以及钨中的至少一种。

可选的，采用湿法刻蚀工艺去除所述阻挡层。

可选的，所述湿法刻蚀工艺对所述阻挡层和基底的刻蚀选择比大于10。

可选的，形成所述刻蚀孔和所述沟道孔的过程中，采用同一光罩进行光刻。

可选的，所述阻挡层表面与所述基底表面齐平。

可选的，所述阻挡层的形成方法包括：形成填充满所述刻蚀孔且覆盖所述基底表面的阻挡材料层；以所述基底作为停止层，对所述阻挡材料层进行平坦化处理，形成位于所述刻蚀孔内的阻挡层。

可选的，所述基底包括半导体衬底以及位于所述半导体衬底表面的介质层。

可选的，所述介质层包括位于所述半导体衬底表面的栅介质层、位于所述栅介质层表面的氮化硅层和位于所述氮化硅层表面的氧化硅层。

可选的，形成所述半导体外延层之后，在所述沟道孔内形成：覆盖沟道孔侧壁表面的功能侧墙、覆盖所述功能侧墙且与所述半导体外延层连接的沟道层、位于所述沟道层表面填充所述沟道孔的沟道介质层。

可选的，所述存储器为3D NAND存储器。