[发明专利]无阻挡层的钨沉积

说明书

公开了在不使用阻挡层的情况下沉积金属膜的方法。一些实施方式包含形成包含硅或硼中的一或多种的非晶成核层，和在所述成核层上形成金属层。

技术领域

本公开内容一般地涉及沉积薄膜的方法。特别地，本公开内容涉及沉积钨膜或含钨膜的方法。

背景技术

半导体处理工业持续需求更大的生产产量，同时增加在具有更大表面积的基板上所沉积的层的均匀性。这些相同的因素与新材料的结合还在每单位面积的基板上提供更高的电路集成度。随着电路集成度增加，对于关于层厚度的更大均匀性和工艺控制的需求上升。结果，已开发以成本有效的方式在基板上沉积层同时保持对层特性的控制的各种技术。

化学气相沉积(Chemical vapor deposition；CVD)是用于在基板上沉积层的最普遍的沉积工艺。CVD是一种通量依赖的沉积技术，所述技术需要对基板温度和引入处理腔室中的前驱物精确控制以产生具有均匀厚度的所需层。随着基板尺寸增加，这些要求变得越来越关键，这样需要更复杂的腔室设计和气流技术以保持足够的均匀性。

展示优异阶梯覆盖的CVD的变体是循环沉积或原子层沉积(atomic layerdeposition；ALD)。循环沉积基于原子层外延(atomic layer epitaxy；ALE)并且采用化学吸附技术以连续循环的方式将前驱物分子传递到基板表面上。循环将基板表面暴露于第一前驱物、净化气体、第二前驱物和净化气体。第一前驱物和第二前驱物反应以在基板表面上形成作为膜的产物化合物。重复循环以形成层至所需厚度。

非晶硅广泛地用于半导体装置、平板显示器和太阳能电池。对于深宽比特征中的具有保形性(即，良好的阶梯覆盖)或间隙填充性能的非晶硅沉积沉积工艺的开发，仍然存在关键的技术挑战。常规低压化学气相沉积(low pressure chemical vapor deposition；LPCVD)限于高温(＞550℃)和低压，且因此展现了不良的阶梯覆盖和/或间隙填充性能；等离子体增强化学气相沉积(plasma enhanced chemical vapor deposition；PECVD)工艺也不能提供良好的阶梯覆盖和/或间隙填充性能。

由于半导体工业不断增加的集成度，钨已基于优异的阶梯覆盖而被使用。结果，由于工艺的高产量，采用CVD技术的钨沉积在半导体处理中得到了广泛的应用。然而，通过常规CVD方法沉积钨具有若干缺点。

例如，ALD工艺沉积钨膜至含有高深宽比(例如，20)的通孔中，而常规CVD工艺将通常导致类似通孔“被夹断”而不能完全填充。另外，钨不容易地粘附到某些表面(例如，电介质间隔物或氧化物)。为了增加钨对电介质间隔物的粘附，常规的工艺包括TiN层。作为种晶层的TiN膜的沉积可能很耗时，并且给整个工艺增加了额外的复杂性。

由于不良的成核性能，钨薄膜的原子层沉积(ALD)显示出对硅、二氧化硅和氮化钛服务上的非常长的培育延迟(incubation delay)。成核层通常用于缓解此问题。常规地，ALD WSi_x或WB_x分别由WF₆/Si₂H₆和WF₆/B₂H₆来沉积。然而，WF₆直接暴露于基板表面(例如，Si、SiO₂)并且损坏基板。

另外，ALD钨膜不能良好直接地粘附在硅或氧化硅基板表面上。氮化钛胶层用于提高粘附性。然而，氮化钛胶层和WSi_x/WB_x成核层并不能良好地导电，导致堆叠(W/WSi_x/TiN)的电阻率非常高。

因此，在本领域中存在对于沉积具有降低的电阻率并且无阻挡层/胶层的钨层的改进技术的需求。

发明内容