[发明专利]用于闪存存储器设备的防黑客入侵机构

说明书

本发明公开了用于增强安全性并防止闪存存储器设备受到黑客入侵的多个实施方案。该多个实施方案防止恶意行为者非法入侵闪存存储器芯片来获得存储在芯片内的数据。该多个实施方案包括使用故障检测电路、地址加扰、虚设阵列、密码保护、改进的制造技术和其他机构。

本申请要求于2017年10月13日提交的美国专利申请号15/784,025的权益。

技术领域

公开了用于增强安全性并防止闪存存储器设备受到黑客入侵的多个机构。

背景技术

非易失性存储器单元在本领域中是熟知的。图1中示出了一种现有技术的非易失性分裂栅存储器单元10，该非易失性分裂栅存储器单元包含五个端子。存储器单元10包括第一导电类型(诸如P型)的半导体衬底12。衬底12具有表面，在该表面上形成第二导电类型(诸如N型)的第一区14(也称为源极线SL)。同样属于N型的第二区16(也称为漏极线)形成在衬底12的该表面上。第一区14和第二区16之间是沟道区18。位线BL 20连接至第二区16。字线WL 22被定位在沟道区18的第一部分上方并且与其绝缘。字线22几乎不与或完全不与第二区16重叠。浮栅FG 24在沟道区18的另一部分上方。浮栅24与该另一部分绝缘，并且与字线22相邻。浮栅24还与第一区14相邻。浮栅24可与第一区14重叠以提供从第一区14到浮栅24中的耦合。耦合栅CG(也称为控制栅)26位于浮栅24上方并且与其绝缘。擦除栅EG 28在第一区14上方并且与浮栅24和耦合栅26相邻，并且与该浮栅和该耦合栅绝缘。浮栅24的顶角可指向T形擦除栅28的内角以增强擦除效率。擦除栅28也与第一区14绝缘。存储器单元10在美国专利号7,868,375中进行了更具体的描述，该专利的公开内容全文以引用方式并入本文中。

现有技术非易失性存储器单元10的擦除和编程的一个示例性操作如下。通过福勒-诺德海姆隧穿机制(Fowler-Nordheim tunneling mechanism)对存储器单元10进行擦除，方法是在擦除栅28上施加高电压，使其他端子等于零伏。电子从浮栅24隧穿到擦除栅28中，导致浮栅24带正电，从而导通处于读取状态的单元10。所得的单元擦除状态被称为“1”状态。

通过源极侧热电子编程机制对存储器单元10进行编程，方法是在耦合栅26上施加高电压，在源极线14上施加高电压，在擦除栅28上施加中等电压，以及在位线20上施加编程电流。流经字线22与浮栅24之间的间隙的一部分电子获得足够的能量而注入浮栅24之中，导致浮栅24带负电，从而关断处于读取状态的单元10。所得的单元编程状态被称为“0”状态。

以如下方式在电流感测模式中读取存储器单元10：在位线20上施加偏置电压，在字线22上施加偏置电压，在耦合栅26上施加偏置电压，在擦除栅28上施加偏置电压或零电压，并且在源极线14上施加接地电位。对于擦除状态而言，存在从位线20流向源极线14的单元电流，而对于编程状态而言，存在从位线20流向源极线14的不显著单元电流或零单元电流。或者，可以反向电流感测模式读取存储器单元10，在该模式中，位线20接地，并且在源极线24上施加偏置电压。在该模式中，电流反转方向，从源极线14流向位线20。

作为另外一种选择，可以如下方式在电压感测模式中读取存储器单元10：在位线20上施加偏置电流(接地)，在字线22上施加偏置电压，在耦合栅26上施加偏置电压，在擦除栅28上施加偏置电压，并且在源极线14上施加偏置电压。对于擦除状态而言，位线20上存在单元输出电压(显著地0V)，而对于编程状态而言，位线20上存在不显著或接近零的输出电压。或者，可以反向电压感测模式读取存储器单元10，在该模式中，位线20被偏置在偏置电压处，并且在源极线14上施加偏置电流(接地)。在该模式中，存储器单元10输出电压位于源极线14上而非位于位线20上。

在现有技术中，将正电压或零电压的各种组合施加到字线22、耦合栅26和浮栅24以执行读取、编程和擦除操作。

响应于读取、擦除或编程命令，逻辑电路451(图4中)使各种电压以及时且干扰最低的方式供应至所选择的存储器单元10和未选择的存储器单元10两者的各个部分。