[发明专利]用于闪存存储器设备的防黑客入侵机构

权利要求书

1.一种闪存存储器系统，包括：

阵列，所述阵列包括第一多个闪存存储器单元、第二多个闪存存储器单元和第三多个闪存存储器单元；

用于生成包括位集的随机数的控制电路，所述位集中的每个位基于所述第三多个闪存存储器单元中的第一组单元和第二组单元之间的漏电流之差来确定，其中所述漏电流是在所述第一组单元和所述第二组单元的选择门关断的情况下进行的读取操作期间确定的；和

用于接收地址的解码电路，其中如果所述地址对应于所述第一多个闪存存储器单元，则所述解码电路在不执行加扰功能的情况下激活对应于所述地址的行和列以进行读取或编程操作，并且其中如果所述地址对应于所述第二多个闪存存储器单元，则所述解码电路利用所述随机数对所述地址执行加扰功能以生成加扰地址并激活对应于所述加扰地址的行和列以进行读取或编程操作。

2.根据权利要求1所述的闪存存储器系统，其中所述第一多个闪存存储器单元、所述第二多个闪存存储器单元和所述第三多个闪存存储器单元为分裂栅闪存存储器单元。

3.根据权利要求1或2所述的闪存存储器系统，其中所述加扰地址是通过将所述随机数作为偏移施加到所述地址来确定的。

4.一种访问闪存存储器单元阵列中的第一多个闪存存储器单元、第二多个闪存存储器单元和第三多个闪存存储器单元的方法，包括：

由控制电路生成包括位集的随机数，所述位集中的每个位基于所述第三多个闪存存储器单元中的第一组单元和第二组单元之间的漏电流之差来确定，其中所述漏电流是在所述第一组单元和所述第二组单元的选择门关断的情况下进行的读取操作期间确定的；以及

由解码电路接收地址；

如果所述地址对应于所述第一多个闪存存储器单元，则在不执行加扰功能的情况下激活对应于所述地址的行和列，并在所述地址处执行读取或编程操作；并且

如果所述地址对应于所述第二多个闪存存储器单元，则利用所述随机数对所述地址执行加扰功能以生成加扰地址并激活对应于所述加扰地址的行和列，并在所述加扰地址处执行读取或编程操作。

5.根据权利要求4所述的方法，其中所述第一多个闪存存储器单元、所述第二多个闪存存储器单元和所述第三多个闪存存储器单元为分裂栅闪存存储器单元。

6.根据权利要求4或5所述的方法，其中所述加扰地址是通过将所述随机数作为偏移施加到所述地址来生成的。