[发明专利]用于基板的后侧沉积的系统和方法

说明书

本文的技术包括用于将薄膜沉积到晶片的后侧表面以减少晶片弯曲和晶片变形的处理室。基板支承件提供围绕晶片的底部和/或侧面的环形周边密封，该基板支承件允许大部分基板后侧暴露于处理环境。被支承的晶片将室分成提供不同处理环境的下室和上室。处理室的下区段包括被配置成施加和移除薄膜的沉积硬件。上区段可以保持化学惰性环境，保护晶片顶部表面上的现有特征。使用多个排气部和压力差来防止沉积气体接近晶片的工作表面。

相关申请的交叉引用

本申请要求2017年7月28日提交的题为“System and Method for BacksideDeposition of a Substrate”的美国临时专利申请第62/538,251号的权益，其全部内容通过引用并入本文。

背景技术

本公开内容涉及半导体制造，具体地涉及晶片叠对(overlay)。

半导体制造涉及多个不同的步骤和工艺。一种典型的工艺已知为光刻(也称为微光刻)。光刻使用诸如紫外线或可见光的辐射在使用光反应膜的半导体器件设计中生成精细图案。可以使用包括光刻、蚀刻、膜沉积、表面清洁、金属化等的半导体制造技术来制造许多类型的半导体器件，例如二极管、晶体管和集成电路。

曝光系统(也称为工具)用于实现光刻技术。曝光系统通常包括：照明系统、用于形成电路图案的分划板(reticle)(也称为掩模)或空间光调制器(SLM)、投射系统以及用于对准已涂覆有光敏抗蚀剂的半导体晶片的晶片对准台。照明系统利用(优选为)矩形槽照明场对分划板或SLM的区域进行照明。投射系统将分划板图案的照明区域的图像投射到晶片上。为了准确地投射，重要的是在相对平坦或平面的、优选地具有小于10纳米的高度偏差的晶片上对光图案进行曝光。

发明内容

半导体制造开发现在包含诸如高级图案化和3D器件构造之类的技术以减小特征大小并增加器件密度。然而，这些技术的实施为成功的微制造带来了新的挑战。这些新的制造方法包括在晶片表面上形成多层各种材料的膜。但是，每一层都会给晶片的表面增加额外的应力。随着膜层的堆积，所产生的应力使晶片的平坦度变化(distort)。已经表明，这种变形降低了整个晶片表面上关键特征的大小均匀性。

这种变形还导致叠对误差和叠对挑战。各种制造工艺步骤会造成基板的膨胀和/或收缩，从而导致翘曲或弯曲的基板。例如，在曝光期间，由于从曝光光束转移到基板的能量，基板被局部加热。基板在退火工艺期间也被加热。这种加热导致基板膨胀。如果未检查基板膨胀，则膨胀超过叠对误差要求。此外，如果基板和基板卡盘之间的夹紧力不足以防止基板膨胀，则基板会在基板卡盘上滑动，并且将发生较大的基板膨胀，导致较大的叠对误差。因为在曝光期间基板周围的环境是真空，因此在一些工艺中例如在极紫外(EUV)系统中，滑动可能更显著。因此，并不总是可以真空夹持，并且必须使用较弱的静电夹持来代替真空夹持。

其他制造步骤也可能造成基板膨胀和收缩。例如，沉积的膜可能引起基板收缩。此外，各种退火步骤和掺杂步骤可能在给定的基板中产生大量的弯曲。退火步骤尤其会带来叠对挑战。这些各种制造步骤的结果是不平坦或非平面的基板。例如，基板的后侧可以具有既有高点又有低点的z高度差(竖直高度的差)。由于这种弯曲引起的高度差可能在约1微米至约100微米的数量级。因为通过各种曝光工具曝光的半导体器件或结构以几十纳米到几百纳米的规模被曝光，所以这种波动是显著的。因此，具有数千纳米至10000纳米的挠曲变化会大大降低产量。

用于解决部分处理的基板上的基板弯曲和不均匀曲率的常规技术集中在用于将基板卡紧(或夹紧/吸紧)到基板保持器以使曲率平坦化的卡紧技术。然而，在具有相当大的弯曲的情况下，仅通过卡紧很难或者不可能精确地使基板平坦。因此，期望拥有基板弯曲校正技术以在基板被发送至或返回至扫描仪用于另外的曝光之前校正基板弯曲并改善叠对。

本文公开的技术包括用于在基板的后侧上沉积膜以产生矫正应力或补偿应力来抵抗基板的工作表面上的应力以使基板平坦的系统。换句话说，将膜施加至晶片的后侧可以平衡晶片的前侧上的受应力的表面，从而减小平坦度变化。