[发明专利]具有低电阻率碳合金的晶体管

说明书

一种互补金属氧化物半导体(CMOS)晶体管可包括第一半导体结构和位于第一半导体结构上的栅极堆叠。栅极堆叠可包括位于第一半导体结构上的栅极介电层、位于栅极介电层上的功函材料和位于栅极堆叠的功函材料上的栅极金属填充材料。栅极金属填充材料可包括低电阻率碳合金。介电填充材料可包括在栅极堆叠上。

相关申请的交叉参考

本申请要求2017年5月26日提交的标题为“TRANSISTOR WITH LOW RESISTIVITYCARBON ALLOY”美国临时专利申请第62/511,795号的利益，其全部公开内容通过引用明确并入本文。

技术领域

本公开的各方面涉及半导体器件，更具体地，涉及用于诸如晶体管的器件的栅极填充材料。

背景技术

随着集成电路(IC)技术的进步，器件的几何尺寸减小。减小器件之间的几何结构和“节距”(间隔)可能导致器件相互干扰并对操作产生不利影响。

基于鳍的器件是半导体衬底的表面上的三维结构。基于鳍的晶体管(其可以是基于鳍的金属氧化物半导体场效应晶体管(MOSFET))可以被称为FinFET。纳米线场效应晶体管(FET)也是半导体衬底的表面上的三维结构。纳米线FET包括纳米线的掺杂部分，其与沟道区域接触并用作器件的源极区和漏极区。纳米线FET也是MOSFET器件的一个示例。

MOSFET器件的性能会受许多因素的影响，包括沟道长度、应变和外电阻。此外，栅极电阻和源极/漏极接触的接触寄生电容可显著降低先进互补金属氧化物半导体(CMOS)工艺中的芯片速度(例如，＞10％)。

发明内容

一种互补金属氧化物半导体(CMOS)晶体管可包括第一半导体结构以及位于第一半导体结构上的栅极堆叠。栅极堆叠可包括位于第一半导体结构上的栅极介电层、位于栅极介电层上的功函材料以及位于栅极堆叠的功函材料上的栅极金属填充材料。栅极金属填充材料可包括低电阻率碳合金。在栅极堆叠上可包括介电填充材料。

一种互补金属氧化物半导体(CMOS)晶体管可包括第一半导体结构以及位于第一半导体结构上的栅极堆叠。栅极堆叠可包括位于第一半导体结构上的栅极介电层、位于栅极介电层上的功函材料以及位于栅极堆叠的功函材料上的栅极金属填充材料。栅极金属填充材料可包括低电阻率碳合金。在栅极堆叠上可包括用于绝缘的装置。

一种制造互补金属氧化物半导体(CMOS)晶体管的方法可包括在由半导体衬底支撑的结构上沉积介电层。该方法还可以包括在介电层上沉积功函材料层。该方法还可以包括在功函材料层上沉积低电阻率碳合金。

这相当广泛地概述了本公开的特征和技术优势，以便更好地理解下面的详细描述。下面将描述本公开的其他特征和优点。本领域技术人员应当理解，本公开可容易地用作修改或设计用于实现本公开相同目的的其他结构的基础。本领域技术人员还应当认识到，这种等效结构不背离所附权利要求中阐述的本公开的教导。当结合附图考虑时，将从以下描述中更好地理解被认为是本公开特性的新颖特征(关于其组织和操作方法)以及进一步的目的和优点。然而，应明确理解，所提供的每一附图仅用于说明和描述，并不用作本公开的限制的定义。

附图说明

为了更全面地理解本发明，现在结合附图进行以下描述。

图1示出了半导体晶圆的立体图。

图2示出了管芯的截面图。

图3示出了金属氧化物半导体场效应晶体管(MOSFET)器件的截面图。

图4示出了鳍式场效应晶体管(FinFET)。

图5示出了根据本公开方面的具有低电阻率碳合金的晶体管。