[发明专利]垂直金属氧化物半导体场效应晶体管(MOSFET)及其形成的方法

说明书

提出了一种垂直金属氧化物半导体场效应晶体管(MOSFET)以及一种形成垂直MOSFET的方法。该MOSFET包括：顶部接触部；底部接触部；纳米线(602)，该纳米线在该顶部接触部与该底部接触部之间形成电荷传输通道；以及包围该纳米线(602)圆周的包绕式栅极(650)，该包绕式栅极(650)具有在该纳米线(602)的纵向方向上跨越该纳米线(602)的一部分的延伸部，其中，该包绕式栅极(650)包括栅极部分(614)以及用于控制该电荷传输通道中的电荷传输的场板部分(616)，并且其中，该场板部分(616)布置在距该纳米线(602)的中心的第一径向距离(636)处，并且该栅极部分(614)布置在距该纳米线(602)的中心的第二径向距离(634)处；其特征在于，该第一径向距离(636)大于该第二径向距离(634)。

技术领域

本发明涉及一种垂直金属氧化物半导体场效应晶体管(MOSFET)及其形成的方法。

背景技术

集成在Si基板上的III-V MOSFET(比如InAs和InGaAs)被认为可扩展摩尔定律，因为它们提供了降低电源电压并且从而降低功耗、同时以高性能运行的可能性。MOSFET栅极长度的连续缩放导致了由于泄漏引起的截止状态功耗的增加。

采用III-V材料的垂直气-液-固(VLS)生长纳米线提供了作为垂直III-V MOSFET中的沟道材料的受关注选项，因为垂直的生长方向允许材料选择的高自由度。较薄的纳米线可以通过侧向膨胀来缓解与晶格失配相关的应力。该开发的一个主要推动力是在Si上集成高迁移率和直接带隙III-V材料的可能性。

自对准栅极技术对于减少纳米线MOSFET中的寄生效应至关重要，该寄生效应否则会限制驱动电流和跨导。对于垂直纳米线MOSFET，已经描述了一种工艺(WO/2016/207127)，在该工艺中，首先沉积顶部金属以限定顶部欧姆接触部并且随后使用该顶部金属来蚀刻金属下方的凹陷栅极。该工艺技术允许沿着垂直纳米线准确地定位栅极电极。然而，介电间隔层对于将栅极电极与源极区域和漏极区域分离以减小寄生电容也是至关重要的。因此需要开发新的纳米线MOSFET以改善装置性能，并且特别是降低泄漏电流。

发明内容

本发明概念的目的是通过提供一种垂直金属氧化物半导体场效应晶体管(MOSFET)以及形成垂直金属氧化物半导体场效应晶体管(MOSFET)的方法来至少减轻上述问题。

另一个目的是提供这样的垂直MOSFET及其形成方法，以允许降低的泄漏电流以及因此增强的控制。

根据第一方面，通过垂直金属氧化物半导体场效应晶体管(MOSFET)来实现上述目的和其他目的。该MOSFET包括：顶部接触部；底部接触部；纳米线，该纳米线在该顶部接触部与该底部接触部之间形成电荷传输通道；以及包围该纳米线圆周的包绕式栅极，该包绕式栅极具有在该纳米线的纵向方向上跨越该纳米线的一部分的延伸部，其中，该包绕式栅极包括栅极部分以及用于控制该电荷传输通道中的电荷传输的场板部分，并且其中，该场板部分布置在距该纳米线的中心的第一径向距离处，并且该栅极部分布置在距该纳米线的中心的第二径向距离处；其特征在于，该第一径向距离大于该第二径向距离。

借助于本垂直MOSFET，可以降低输出电导、增加MOSFET的击穿电压、并抑制隧穿泄漏电流。

该顶部接触部可以在该包绕式栅极之前形成。该顶部接触部可以使用用于垂直后栅极工艺的方法来形成。该顶部接触部可以直接连接到该纳米线的顶部部分。该顶部接触部可以间接连接到该纳米线的顶部部分。该顶部接触部可以与该纳米线电接触。该顶部接触部可以是与该纳米线的第一欧姆接触部。该顶部接触部可以是欧姆接触部。该顶部接触部可以包括金属接触部。该顶部接触部可以包括半导体接触区域。该顶部接触部可以与漏极电接触。该顶部接触部可以是漏极。