[实用新型]新型功率MOSFET器件

说明书

本实用新型属于半导体功率器件技术领域，具体涉及到一种新型功率MOSFET器件，包括漏极金属区层、N+单晶硅衬底、N‑外延层、P型阱区层、N+源极区、绝缘介质层、源级金属区层，还包括沟槽；第一栅氧化层和第二栅氧化层，所述第一栅氧化层与所述沟槽的内侧面和底端接触，所述第二栅氧化层位于所述N‑外延层和所述P型阱区层的上方；第一多晶硅层和第二多晶硅层，所述第一多晶硅层位于所述沟槽内，与所述第一栅氧化层接触，所述第二多晶硅层位于所述第二栅氧化层的上方，与所述第二栅氧化层接触；接触孔。本实用新型使得器件拥有较低Qgd的同时，也拥有较低的导通电阻，且成本低，结构新颖，具有较低的功率损耗、良好的电特性和可靠性。

技术领域

本实用新型属于半导体功率器件技术领域，具体涉及到一种新型功率MOSFET器件。

背景技术

在功率器件中，功率MOSFET由于其优越性能，得到了非常广泛的应用。功率MOSFET能量损耗主要包括开关损耗和通态损耗，因此针对如何降低功率MOSFET器件的开关损耗和通态损耗产生很多不同的器件结构及解决方案。功率MOSFET发展至今，目前对于低压应用领域主要运用沟槽MOSFET器件结构(包含split-gate等新型结构为沟槽结构的变种)，而对于中压应用领域则主要为VDMOS，但此两种器件结构都有本身固有的缺点。

针对沟槽MOSFET器件结构其虽有比VDMOS更低的通态电阻，但由于沟槽型功率MOS器件在栅-源之间和栅-漏之间存在有较大的寄生电容，即栅-源电容Cgs和栅-漏电容Cgd。功率MOS管在开和关两种状态转换时，Cgd的电压变化远大于Cgs上的电压变化，相应的充、放电量Qgd较大，所以Qgd对开关速度的影响较大，也就意味着更高的开关损耗，且由于其有源区电场分布的影响，导致其击穿电压无法满足更高的要求；而针对VDMOS虽有更高的击穿电压和更低的Qgd，但是由于JEFET区域电阻的影响，其导通损耗比沟槽型功率MOS器件更高，因此需要更大的器件面积来满足较小的导通损耗。

在倡导节能减排、低碳的今天，如何同时降低功率MOSFET器件的开关损耗和导通损耗，从而使得器件具有良好的高频特性以及更低的功率损耗成为本技术领域人员的努力方向。

为了解决上述问题，本实用新型提供了一种新型功率MOSFET器件。

实用新型内容

本实用新型的一个目的是解决至少一个上述问题或缺陷，并提供至少一个后面将说明的优点。

本实用新型还有一个目的是提供了一种新型功率MOSFET器件，其使得器件拥有较低Qgd的同时，也拥有较低的导通电阻。

本实用新型还有一个目的是提供了一种新型功率MOSFET器件，其成本低，结构新颖，具有较低的功率损耗、良好的电特性和可靠性。

本实用新型还有一个目的是提供了一种新型功率MOSFET器件，其降低了MOSFET器件的开关损耗。

为了实现根据本实用新型的这些目的和其它优点，本实用新型提供了一种新型功率MOSFET器件，包括漏极金属区层、位于所述漏极金属区层上方的N+单晶硅衬底、位于所述N+单晶硅衬底上方的N-外延层、位于所述N-外延层上方的P型阱区层、位于所述P型阱区层上方的N+源极区、位于所述N+源极区上方的绝缘介质层、及位于所述绝缘介质层上方的源级金属区层，其特征在于，还包括：

沟槽，其穿过所述P型阱区层和所述N+源极区，延伸至所述N-外延层的内部；

栅氧化层，其包括第一栅氧化层和第二栅氧化层，所述第一栅氧化层与所述沟槽的内侧面和底端接触，所述第二栅氧化层位于所述N-外延层和所述P型阱区层的上方；

多晶硅层，其包括第一多晶硅层和第二多晶硅层，所述第一多晶硅层位于所述沟槽内，与所述第一栅氧化层接触，所述第二多晶硅层位于所述第二栅氧化层的上方，与所述第二栅氧化层接触；