[实用新型]一种面向锁相环的NBTI老化延迟监测系统

权利要求书

1.一种面向锁相环的NBTI老化延迟监测系统，其特征在于：所述NBTI老化延迟监测系统包括PLL反馈控制回路、分频比寄存器、低功耗NBTI老化延迟监测器和分频比产生电路；

所述PLL反馈控制回路包括晶振、鉴相器、滤波器、压控振荡器和分频电路；所述晶振的信号输出端经过分频后连接所述鉴相器其中一个信号输入端；所述鉴相器的另一个信号输入端连接所述分频电路的信号输出端；所述鉴相器的信号输出端连接所述滤波器的信号输入端；所述滤波器的信号输出端连接所述压控振荡器的信号输入端；所述压控振荡器的信号输出端连接所述分频电路的其中一个信号输入端且与外部同步时序逻辑电路相连；

所述低功耗NBTI老化延迟监测器的信号输入端接入睡眠控制信号，所述低功耗NBTI老化延迟监测器的信号输出端连接所述分频比产生电路的信号输入端；所述分频比产生电路的信号输出端连接所述分频比寄存器的信号输入端；所述分频比寄存器的信号输出端连接所述分频电路的另一个信号输入端。

2.如权利要求1所述的面向锁相环的NBTI老化延迟监测系统，其特征在于：所述低功耗NBTI老化延迟监测器的核心单元是一个带睡眠控制信号的反相器；所述反相器包括一个PMOS管、一个NMOS管以及一个与门；所述PMOS管的栅极连接所述与门的输出端，源极连接电源，漏极与所述NMOS管的漏极相连后作为输出信号端；所述NMOS管的栅极连接所述与门的输出端，源极连接虚拟地；

所述与门具有两个输入信号端即睡眠控制信号端和输入信号端；所述与门将睡眠控制信号和输入信号相与后，其输出信号作为所述PMOS管和NMOS管的栅极输入信号；当所述睡眠控制信号为逻辑0时，所述PMOS管的源极接电源，所述PMOS管的栅极接地，且所述PMOS管处于负偏置状态，所述PMOS管呈现NBTI效应。

3.如权利要求1所述的面向锁相环的NBTI老化延迟监测系统，其特征在于：所述低功耗NBTI老化延迟监测器包括一个反相器环和一个睡眠NMOS管；

所述反相器环是由奇数级带睡眠控制信号的反相器组成；各级所述带睡眠控制信号的反相器的控制信号端都接入同一个睡眠控制信号；相邻带睡眠控制信号的所述反相器之间通过输入信号端与输出信号端相连；各级带睡眠控制信号端的所述反相器的接地端为虚拟地；

所述睡眠NMOS管的漏极连接虚拟地，源极接地，栅极接入睡眠控制信号。

4.如权利要求1所述的面向锁相环的NBTI老化延迟监测系统，其特征在于：所述分频比产生电路由一个脉冲计数器和一个参数调整器构成；所述脉冲计数器的信号输出端连接所述参数调整器的信号输入端，所述参数调整器的信号输出端连接所述分频比寄存器的输入端。