[实用新型]三维存储器

说明书

本实用新型涉及一种三维存储器，该三维存储器包括：衬底；位于所述衬底上的堆叠的第一堆栈和第二堆栈，所述第一堆栈和第二堆栈分别包括间隔的栅极层；位于所述第一堆栈中的第一沟道孔；位于所述第一沟道孔中的第一沟道层；位于所述第二堆栈的第二沟道孔，所述第二沟道孔与所述第一沟道孔对准；位于所述第二沟道孔中的第二沟道层；位于所述第一堆栈和所述第二堆栈间的虚拟栅极层；以及位于所述第一沟道层和所述第二沟道层间的导电部，所述导电部连接所述第一沟道层和所述第二沟道层，且所述导电部与所述虚拟栅极层在平行于所述衬底的方向上相互间隔并电隔离。

技术领域

本实用新型主要涉及半导体领域，尤其涉及一种三维存储器。

背景技术

为了克服二维存储器件的限制，业界已经研发了具有三维(3D)结构的存储器件，其通过将存储器单元三维地布置在衬底之上来提高集成密度。

在例如3D NAND闪存的三维存储器件中，存储阵列可包括具有沟道结构的核心(core)区。沟道结构形成于垂直贯穿三维存储器件的堆叠层(stack)的沟道孔中。通常通过单次刻蚀来形成堆叠层的沟道孔。但是为了提高存储密度和容量，三维存储器的层数(tier)继续增大，例如从64层增长到96层、128层或更多层。在这种趋势下，单次刻蚀的方法在处理成本上越来越高，在处理能力上越来越没有效率。

一些改进的方法尝试将堆叠层分为多个相互堆叠的堆栈(deck)。在形成一个堆栈后，先刻蚀沟道孔和形成沟道结构，然后继续堆叠堆栈。堆栈之间通过位于二者之间共用的导电部连接。导电部的材料通常为多晶硅。当导电部的位置或者形态不佳时，容易导致多晶硅反型(inversion)失败，从而造成多晶硅电阻过高、电子迁移率过低。这导致沟道电流降低，从而严重影响三维存储器的编程/写入性能。

实用新型内容

本实用新型提供一种三维存储器，可以提高堆栈之间的共用导电部的导电能力。

本实用新型的一个方面提出一种三维存储器，包括：衬底；位于所述衬底上的堆叠的第一堆栈和第二堆栈，所述第一堆栈和第二堆栈分别包括间隔的栅极层；位于所述第一堆栈中的第一沟道孔；位于所述第一沟道孔中的第一沟道层；位于所述第二堆栈的第二沟道孔，所述第二沟道孔与所述第一沟道孔对准；位于所述第二沟道孔中的第二沟道层；位于所述第一堆栈和所述第二堆栈间的虚拟栅极层；以及位于所述第一沟道层和所述第二沟道层间的导电部，所述导电部连接所述第一沟道层和所述第二沟道层，且所述导电部与所述虚拟栅极层在平行于所述衬底的方向上相互间隔并电隔离。

在本实用新型的一实施例中，三维存储器件还包括位于所述虚拟栅极层与所述导电部的至少一部分间的绝缘层。

在本实用新型的一实施例中，三维存储器件还包括位于所述第一堆栈和第二堆栈间的堆栈中间层，所述虚拟栅极层位于所述堆栈中间层上，其中所述导电部位于所述堆栈中间层和所述虚拟栅极层中。

在本实用新型的一实施例中，所述虚拟栅极层连接到用于接收偏置电压的电压偏置线，所述栅极层连接到用于接收栅极电压的互连线。

在本实用新型的一实施例中，所述导电部的材料为多晶硅。

在本实用新型的一实施例中，所述导电部位于所述第一沟道层之上，并沿所述第一沟道孔的径向向外的方向突出于所述第一沟道层。

在本实用新型的一实施例中，所述三维存储器为电荷俘获型存储器或浮栅型存储器。

在本实用新型的三维存储器中，在堆栈中间层内设置了虚拟栅极层，其可以如栅极层那样被施加电压，从而形成电场。位于虚拟栅极层中的导电部在此电场的作用下，更容易被反型，从而电子迁移率更高。因此本实用新型可以提高三维存储器的编程和擦写性能。

附图说明

为让本实用新型的上述目的、特征和优点能更明显易懂，以下结合附图对本实用新型的具体实施方式作详细说明，其中：