[发明专利]一种小回滞双向瞬态电压抑制器及其应用

说明书

本发明公开了一种小回滞双向瞬态电压抑制器及其应用，属于集成电路半导体技术领域。由P衬底、第一高压深N阱、第二高压深N阱、第一、第二、第三及第四N阱、第一、第二及第三P阱、第一N+注入区、第一P+注入区、第二P+注入区、第三P+注入区、第二N+注入区、第一多晶硅栅及其覆盖的第一薄栅氧化层和第二多晶硅栅及其覆盖的第二薄栅氧化层构成。在ESD应力作用下，一方面通过关态PMOS和开态PMOS串联构成辅助触发SCR路径，降低器件触发电压，提高鲁棒性，另一方面通过高压深N阱和浮空N阱延长电流泄放路径，降低SCR结构正反馈程度，提高维持电压，且器件呈对称结构，具有双向过压、过流防护或抗浪涌功能。

技术领域

本发明涉及一种小回滞双向瞬态电压抑制器及其应用，属于集成电路半导体技术领域。

背景技术

随着电子信息技术的飞速发展，集成电路(integrated circuit，IC)内部器件的栅氧尺寸越来越小，电路集成度越来越高，半导体器件遭受静电破坏的现象日益严重。因为静电放电(Electro-Static discharge，ESD)作用时间短，瞬间释放能量大，对电路产生的瞬间冲击，易导致电路内部发生功能紊乱、结击穿或金属融化。对于IC芯片来说，一次轻微的ESD现象可能会导致严重的损伤，甚至永久性的失效。又由于ESD现象具有潜在性、随机性和复杂性等特点，且伴随着电子产品的整个使用周期，如果芯片内部或电子产品没有适当的ESD防护措施，芯片或电子产品的使用寿命及系统可靠性将面临严峻威胁。因此，在IC芯片内部或电子系统中设立合适的过压、过流，抑制瞬态脉冲电应力，提高IC及电子产品的系统可靠性，尤为重要。

在瞬态脉冲抑制过程中，可控硅(Silicon Controlled Rectifier，SCR)因具有单位面积ESD电流泄放效率高、寄生电容低、鲁棒性强等特点，应用广泛，并逐渐成为ESD防护及瞬态浪涌抑制领域的研究热点。但是因为SCR存在触发电压过高，维持电压过低，易产生闩锁等问题，其工程应用中受到一定限制。现有技术中通过在SCR内部嵌入栅接地NMOS(N型Metal-Oxide-Semiconductor，NMOS晶体管)管，可有效降低器件的触发电压和开启时间，但是，这种结构的器件通常只能够抵抗某一固定方向的过应力脉冲的打击，提供单向泄放电流路径；当器件受到反方向的过应力冲击时，该器件相当于一个正偏二极管，存在漏电问题。

发明内容

为了解决目前存在的传统SCR触发电压过高，维持电压过低，容易产生闩锁风险及单向过应力防护局限的问题，本发明提供了一种小回滞双向瞬态电压抑制器及其应用。

本发明的第一个目的在于提供一种小回滞双向瞬态电压抑制器，所述抑制器由P衬底(101)、第一高压深N阱(102)、第二高压深N阱(103)、第一N阱(104)、第一P阱(105)、第二N阱(106)、第二P阱(107)、第三N阱(108)、第三P阱(109)、第四N阱(110)、第一N+注入区(111)、第一P+注入区(112)、第二P+注入区(113)、第三P+注入区(114)、第二N+注入区(115)、第一多晶硅栅(116)及其覆盖的第一薄栅氧化层(117)和第二多晶硅栅(118)及其覆盖的第二薄栅氧化层(119)构成；

在P衬底(101)的表面区域从左至右依次设有第一高压深N阱(102)和第二高压深N阱(103)，P衬底(101)的左侧边缘与第一高压深N阱(102)的左侧相连，P衬底(101)的右侧边缘与第二高压深N阱(103)的右侧相连；第一高压深N阱(102)与第二高压深N阱(103)之间设有一间距；

在第一高压深N阱(102)的表面区域从左至右依次设有第一N阱(104)和第一P阱(105)，第一N阱(104)的左侧与第一高压深N阱(102)的左侧相连，第一N阱(104)的右侧与第一P阱(105)的左侧相连；

第二N阱(106)横跨在第一高压深N阱(102)和P衬底(101)的表面区域，第一P阱(105)的右侧与第二N阱(106)的左侧相连，第二N阱(106)的右侧与第二P阱(107)的左侧相连；