[发明专利]一种多相时钟串行器及信号转换系统

权利要求书

1.一种多相时钟串行器，其特征在于，应用在具有单一频率的信号转换系统中，所述多相时钟串行器包括：

多路并行数据预处理电路、等宽连续脉冲信号产生电路和多路复用电路；

所述多路并行数据预处理电路接收多路并行数据的输入和初始时钟信号；

所述等宽连续脉冲信号产生电路接收所述初始时钟信号，并对所述初始时钟信号进行延迟，得到多个延迟时钟信号，相邻两个所述延迟时钟信号的延迟时间相同；对相邻的两个所述延迟时钟信号进行逻辑运算产生多个高电平宽度相同，且在时间轴上连续的多个等宽时钟脉冲；

所述多路并行数据预处理电路根据所述初始时钟信号和多个延迟时钟信号对所述多路并行数据进行至少一级串行处理，得到多路预处理串行数据；

所述多路复用电路根据所述多个等宽时钟脉冲将所述多路预处理串行数据进行串行处理，得到串行数据流。

2.根据权利要求1所述的多相时钟串行器，其特征在于，所述多路并行数据预处理电路包括：

采样电路和多个2:1多路复用电路；

所述采样电路在所述初始时钟信号下降沿触发时采样所述多路并行数据中的部分路数据，得到多路采样输出数据；

每个所述2:1多路复用电路接收所述多路并行数据中剩余部分中的一路数据；并在一个所述延迟时钟信号的作用下，输出一路所述预处理串行数据。

3.根据权利要求2所述的多相时钟串行器，其特征在于，所述采样电路包括多个D触发器；

每个所述D触发器的一个输入端接收所述初始时钟信号；另一个输入端接收所述多路并行数据中部分数据中的一路数据；

所述D触发器用于在所述初始时钟信号下降沿时，对另一个输入端接收的一路数据进行采样，得到采样输出数据。

4.根据权利要求1所述的多相时钟串行器，其特征在于，所述等宽连续脉冲信号产生电路包括：

多个延迟单元和多个异或门；

所述延迟单元接收所述初始时钟信号和调节值信号，根据所述调节值信号改变所述初始时钟信号的延迟时间，并输出多个所述延迟时钟信号；

每个所述异或门与相邻的两个延迟单元的输出端相连，用于对接收的相邻两个延迟时钟信号进行异或逻辑运算，得到多个所述等宽时钟脉冲。

5.根据权利要求4所述的多相时钟串行器，其特征在于，所述多路复用电路包括多个多路复用器，所述多个多路复用器组成(m+1):1多路复用电路，其中所述(m+1)的值与所述异或门的数量相同。

6.根据权利要求1所述的多相时钟串行器，其特征在于，所述多路并行数据的数量大于或等于8，且为2的多次方。

7.根据权利要求1所述的多相时钟串行器，其特征在于，还包括时钟信号发生器，用于输出所述初始时钟信号。

8.一种信号转换系统，其特征在于，包括权利要求1-7任意一项所述的多相时钟串行器，用于将多路并行数据转换为串行数据流。