[发明专利]阵列基板的制备方法、装置及显示面板

说明书

本发明公开了一种阵列基板的制备方法，包括以下步骤：在衬底基板上形成栅极、栅极绝缘层、有源层、金属层和光刻胶层；基于单缝隙掩膜板对所述光刻胶层进行曝光，并图形化所述金属层和所述有源层；去除沟道区域的光刻胶，以在所述沟道区域内露出所述金属层；通过干蚀刻图形化所述金属层和所述有源层，形成阵列基板。本发明还公开了一种阵列基板的制备装置以及显示面板。本发明通过实现在防止形成的薄膜晶体管沟道宽度过大的同时，亦能防止沟道区域内的硅层剩余厚度偏大，从而提高了薄膜晶体管阵列基板的稳定性。

技术领域

本发明涉及薄膜晶体管领域，尤其涉及一种阵列基板的制备方法、装置以及显示面板。

背景技术

阵列基板在4-Mask四道光刻工艺制程中，由于光阻以及曝光的局限性，常见的基于HTM半色调掩膜板(Half Tone Mask)的曝光设计(主要为薄膜晶体管沟道区域处)会使得经过曝光的光刻胶光罩形成的凹槽较为平缓，即光罩上HTM开口宽度较大可以保证有源层或者非晶硅层在沟道区域内的剩余厚度达到需求，但会导致上开口较大，引起最终藉由2W2D制程(two wet+two dry)后形成的TFT薄膜晶体管沟道较大，容易引发短路问题；但若缩小光罩上HTM的开口宽度，又会导致有源层或者非晶硅层在沟道区域内的剩余厚度偏大，容易引起漏电问题。

发明内容

本发明的主要目的在于提供一种阵列基板的制备方法、装置以及显示面板，实现在防止形成的TFT薄膜晶体管(Thin Film Transistor)沟道宽度过大的同时，亦能防止沟道区域内的硅层剩余厚度偏大，从而提高了薄膜晶体管阵列基板的稳定性。

为实现上述目的，本发明提供一种阵列基板的制备方法，所述阵列基板的制备方法包括以下步骤：

在衬底基板上形成栅极、栅极绝缘层、有源层、金属层和光刻胶层；

基于单缝隙掩膜板，对所述光刻胶层进行曝光，并图形化所述金属层和所述有源层；

去除沟道区域的光刻胶，以在所述沟道区域内露出所述金属层；

通过干蚀刻图形化所述金属层和所述有源层，形成阵列基板。

可选地，所述通过干蚀刻图形化所述金属层和所述有源层，形成阵列基板的步骤包括：

通过第一混合气体对所述金属层进行干蚀刻，以形成所述金属层的源电极和漏电极；

通过第二混合气体对所述有源层进行干蚀刻，以及去除剩余的所述光刻胶层，以形成阵列基板。

可选地，其特征在于，所述基于所述单缝隙掩膜板，通过第一混合气体对所述金属层进行干蚀刻的步骤包括：

通过包括SF₆六氟化硫气体、BCl₃三氯化硼气体和Cl₂氯气的所述第一混合气体对所述金属层进行干蚀刻。

可选地，所述通过第二混合气体对所述有源层进行干蚀刻，以及去除剩余的所述光刻胶层的步骤包括：

通过包括SF₆六氟化硫气体、Cl₂氯气和He氦气的所述第二混合气体对所述有源层进行干蚀刻；

采用灰化工艺去除剩余的所述光刻胶层。

可选地，所述有源层包括非晶硅层和掺杂型非晶硅层，所述通过第二混合气体对所述有源层进行干蚀刻的步骤包括：

通过所述第二混合气体对所述有源层进行干蚀刻，以去除所述沟道区域内的所述掺杂型非晶硅层，并使所述沟道区域内的所述非晶硅层的层间厚度降低至预设厚度。

可选地，所述基于单缝隙掩膜板对所述光刻胶层进行曝光，并图形化所述金属层和所述有源层的步骤包括：