[发明专利]异质外延输出器件阵列有效

申请号：	201811589044.7	申请日：	2018-12-25
公开（公告）号：	CN110277438B	公开（公告）日：	2022-07-19
发明（设计）人：	张国飙;于鑫	申请（专利权）人：	杭州海存信息技术有限公司
主分类号：	H01L29/06	分类号：	H01L29/06;H01L29/78;H01L23/00;H01L27/02;H01L27/088
代理公司：	暂无信息	代理人：	暂无信息
地址：	310051***	国省代码：	浙江;33
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	外延输出器件阵列
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【权利要求书】：

1.一种异质外延输出器件阵列(20)，其特征在于含有：

一含有一衬底材料的衬底(0S)；

一通过异质外延生长在所述衬底(0S)上、含有一半导体材料的半导体薄膜(0E)，所述半导体材料的热膨胀系数和/或晶格常数不同于所述衬底材料；所述半导体薄膜(0E)含有被至少一分隔区域(60)分隔的第一、第二和第三器件区域(80)，所述第一、第二和第三器件区域(80)内半导体薄膜(28)的缺陷密度低于所述分隔区域(60)内的半导体薄膜(29)；

分别形成在所述第一、第二和第三器件区域(80)中的第一、第二和第三半导体输出器件(20a,20b,20c)，所述第一半导体输出器件(20a)为一缺陷半导体输出器件且被禁用，所述第二和第三半导体输出器件(20b,20c)为正常半导体输出器件且相互耦合。

2.一种异质外延输出器件阵列(20)，其特征在于含有：

一含有一衬底材料的衬底(0S)；

一通过异质外延生长在所述衬底(0S)上、含有一半导体材料的半导体薄膜(0E)，所述半导体材料的热膨胀系数和/或晶格常数不同于所述衬底材料；所述半导体薄膜(0E)含有被一分隔区域(60)分隔的多个器件区域(80)，所述多个器件区域(80)内半导体薄膜(28)的缺陷密度低于所述分隔区域(60)内的半导体薄膜(29)；

形成在所述多个器件区域(80)中的多个半导体输出器件(20a-20d)，所述多个半导体输出器件(20a-20d)中的缺陷半导体输出器件(20a)被禁用、正常半导体输出器件(20b-20d)相互耦合。

3.根据权利要求1-2任一项所述的器件阵列(20)，其特征还在于含有：一环绕所述器件阵列(20)的边界区域(70)，所述边界区域(70)的宽度(R)大于所述分隔区域(60)的宽度(S)。

4.根据权利要求1-2任一项所述的器件阵列(20)，其特征还在于：所述正常半导体输出器件(20b-20d)并联耦合。

5.根据权利要求1-2任一项所述的器件阵列(20)，其特征还在于：所述正常半导体输出器件(20b-20d)串联耦合。

6.根据权利要求1-2任一项所述的器件阵列(20)，其特征还在于：所述缺陷半导体输出器件(20a)不与所述正常半导体输出器件(20b-20d)耦合。

7.根据权利要求1-2任一项所述的器件阵列(20)，其特征还在于：所述缺陷半导体输出器件(20a)的至少两个端口被短接。

8.根据权利要求1-2任一项所述的器件阵列(20)，其特征还在于含有：至少一存储器，所述存储器存储所述半导体输出器件的至少一测试数据。

9.一种异质外延半导体器件(20)，其特征在于含有：

一含有一衬底材料的衬底(0S)；

一通过异质外延生长在所述衬底(0S)上、含有一半导体材料的半导体薄膜(0E)，所述半导体材料的热膨胀系数和/或晶格常数不同于所述衬底材料；所述半导体薄膜(0E)含有多个器件区域(80)；

至少一环绕所述多个器件区域(80)中一个器件区域的分隔区域(60)；

一环绕所述多个器件区域(80)中所有器件区域的边界区域(70)；