[发明专利]用于点积操作的系统、方法和装置在审
申请号: | 201811443526.1 | 申请日: | 2018-11-29 |
公开(公告)号: | CN109992300A | 公开(公告)日: | 2019-07-09 |
发明(设计)人: | R·萨德;S·卢巴诺维奇;A·格雷德斯廷;Z·斯波比尔;A·海内克;R·凡伦天;M·J·查尼;B·托尔;J·科巴尔;E·乌尔德-阿迈德-瓦尔;M·阿德尔曼 | 申请(专利权)人: | 英特尔公司 |
主分类号: | G06F9/30 | 分类号: | G06F9/30 |
代理公司: | 上海专利商标事务所有限公司 31100 | 代理人: | 李炜;黄嵩泉 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 点积 矩阵 方法和装置 累加 字数据 矩阵操作 指令支持 指令 申请 | ||
本申请提供了用于点积操作的系统、方法和装置。本文中详述的实施例涉及矩阵操作。例如,详述了对矩阵(片)点积操作的指令支持的实施例。示例性指令包括:计算有符号字的点积,并累加在矩阵对的四字数据元素中。此外,在一些实例中,将矩阵对的非累加四字数据元素设置为零。
技术领域
本发明的领域总体上涉及计算机处理器架构,更具体地涉及矩阵操纵。
背景技术
在诸如机器学习和其他批量数据处理之类的计算任务中,矩阵正变得日益重要。
附图说明
在所附附图中以示例方式而非限制方式说明本发明,在附图中,类似的附图标记指示类似的要素,其中:
图1A和图1B图示经配置的片(tile)的实施例;
图2图示矩阵存储的若干示例;
图3图示利用矩阵(片)操作加速器的系统的实施例;
图4和图5示出如何使用矩阵操作加速器来共享存储器的不同实施例;
图6图示使用片的矩阵乘法累加(“TMMA”)操作的实施例;
图7图示链式融合乘法累加指令的迭代的执行的子集的实施例;
图8图示链式融合乘法累加指令的迭代的执行的子集的实施例;
图9图示链式融合乘法累加指令的迭代的执行的子集的实施例;
图10图示链式融合乘法累加指令的迭代的执行的子集的实施例;
图11图示根据实施例的尺寸为2的幂的SIMD实现方式,其中,累加器使用比至乘法器的输入的尺寸大的输入尺寸;
图12图示利用矩阵操作电路的系统的实施例;
图13图示处理器核流水线的实施例,该处理器核流水线支持使用片的矩阵操作;
图14图示处理器核流水线的实施例,该处理器核流水线支持使用片的矩阵操作;
图15图示按行为主格式和列为主格式表达的矩阵的示例;
图16图示矩阵(片)的使用的示例;
图17图示矩阵(片)的使用的方法的实施例;
图18图示根据实施例的对片的使用的配置的支持;
图19图示将支持的矩阵(片)的描述的实施例;
图20(A)-图20(D)图示(多个)寄存器的示例;
图21图示TDPPAIR指令的示例性执行;
图22图示由处理器执行以处理矩阵(片)点积指令的方法的实施例;
图23图示根据实施例的、与由处理器执行以执行TDPPAIR指令的示例方法有关的附加细节,其中,该指令具有用于第一源矩阵(片)操作数、第二源矩阵(片)操作数和目的地矩阵对(片对)操作数的字段;
图24图示根据实施例的用于执行如上所述的片点积操作的方法的示例。
图25A图示示例性指令格式;
图25B图示来自图25A的哪些字段构成完整操作码字段和基础操作字段;
图25C图示来自图25A的哪些字段构成寄存器索引字段;
图26是根据本发明的一个实施例的寄存器架构的框图;
图27A是图示根据本发明的实施例的示例性有序流水线和示例性的寄存器重命名的乱序发布/执行流水线的框图;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811443526.1/2.html,转载请声明来源钻瓜专利网。