[发明专利]采样电路和使用采样电路的半导体存储器件

说明书

本发明公开了一种采样电路和使用采样电路的半导体存储器件。所述采样电路可以包括第一定时确定电路、第二定时确定电路和采样数据输出电路。所述第一定时确定电路可以响应于第一采样定时信号来确定采样数据的第一定时。所述第二定时确定电路可以响应于第二采样定时信号来确定所述采样数据的第二定时。所述采样数据输出电路可以响应于来自所述第一定时确定电路和所述第二定时确定电路的输出，来在所述第一定时与所述第二定时之间输出具有所述数据的有效数据值的所述采样数据。

相关申请的交叉引用

本申请要求于2018年4月16日向韩国知识产权局提交的申请号为10-2018-0043929的韩国申请的优先权，其通过引用整体并入本文。

技术领域

各种实施例总体而言可以涉及一种半导体集成电路，更具体地，涉及一种采样电路和使用该采样电路的半导体存储器件。

背景技术

半导体存储器件可以接收和储存数据。半导体存储器件可以输出储存的数据。

随着半导体存储器件的操作速度增大，半导体存储器件与诸如控制器的外部设备之间的数据的传输速度也可能增加。

为了增大数据的传输速度，半导体存储器件可以基于同步信号向/从控制器传输/接收数据。同步信号可以包括时钟信号、数据选通信号等。

发明内容

根据本公开，一种采样电路可以包括第一定时确定电路、第二定时确定电路和采样数据输出电路。所述第一定时确定电路可以响应于第一采样定时信号来确定采样数据的第一定时。所述第二定时确定电路可以响应于第二采样定时信号来确定所述采样数据的第二定时。所述采样数据输出电路可以响应于来自所述第一定时确定电路和所述第二定时确定电路的输出，来输出具有所述采样数据的在所述第一定时与所述第二定时之间的有效数据值的所述采样数据。

而且，根据本公开，一种采样装置可以包括采样电路，所述采样电路可以在第一采样定时信号的上升定时与第二采样定时信号的上升定时之间的间隔期间将数据输出为采样数据。

此外，根据本公开，一种半导体存储器件可以包括多个采样电路和数据整理电路。所述采样电路可以响应于至少两个采样定时信号的上升定时中的每个上升定时来将存储器输出数据输出为采样数据。所述数据整理电路可以对所述采样数据进行整理以及输出整理数据。

附图说明

通过以下结合附图的详细描述，可以更清楚地理解本公开的主题的以上和其他的方面、特征和优点。

图1示出了包括根据示例实施例的半导体存储器件的系统。

图2示出了图1的半导体存储器件的第二数据整理电路。

图3示出了图2的半导体存储器件的第一采样电路。

图4和图5示出了图3的第一采样电路的反相器。

具体实施方式

参考附图来详细描述本教导的各种实施例。附图是各种实施例(和中间结构)的示意图。因此，可以预期由于例如制造技术和/或公差导致的图示的配置和形状的变化。因此，所描述的实施例不应被解释为限于本文示出的特定配置和形状，而是可以包括不脱离如所附权利要求中限定的本教导的精神和范围的配置和形状上的偏差。

本文参考理想化实施例的横截面图和/或平面图来描述本教导。然而，本教导的实施例不应被解释为限制。尽管示出并描述了本教导的有限数量的可能实施例，但是本领域普通技术人员将理解，在不脱离本教导的原理和精神的情况下，可以对这些实施例进行改变。

图1示出了包括根据一个实施例的半导体存储器件的系统。

参考图1，该系统可以包括控制器100和半导体存储器件200。