[发明专利]卷积处理引擎及控制方法和相应的卷积神经网络加速器

权利要求书

1.一种卷积处理引擎，包括：

串联的至少两个高速缓冲存储器，其中，对于任何两个相邻的高速缓冲存储器中的在前高速缓冲存储器和在后高速缓冲存储器，所述在前高速缓冲存储器的输出端耦接到所述在后高速缓冲存储器的输入端，并且串联在最先位置处的第一高速缓冲存储器的输入端和串联在最后位置处的第二高速缓冲存储器的输出端分别对应于所述卷积处理引擎的第一输入端和输出端，在所述至少两个高速缓冲存储器中，第一高速缓冲存储器用于接收和缓存来自所述卷积处理引擎外部的数据，第二高速缓冲存储器用于将所缓存的数据输出到所述卷积处理引擎外部，其中，所述第一高速缓冲存储器的输出端耦接到所述至少两个高速缓冲存储器中不同于所述第一高速缓冲存储器的一个或多个高速缓冲存储器的输入端；以及

运算电路，包括乘法累加器阵列，其中，所述运算电路的输入端耦接到所述至少两个高速缓冲存储器的每个高速缓冲存储器的输出端，并且所述运算电路的输出端耦接到所述至少两个高速缓冲存储器的每个高速缓冲存储器的输入端。

2.根据权利要求1所述的卷积处理引擎，其中，所述第二高速缓冲存储器的输入端耦接到所述至少两个高速缓冲存储器中不同于所述第二高速缓冲存储器的一个或多个高速缓冲存储器的输出端。

3.根据权利要求1所述的卷积处理引擎，其中，所述至少两个高速缓冲存储器还包括第三高速缓冲存储器，所述第三高速缓冲存储器的输入端耦接到所述至少两个高速缓冲存储器中不同于所述第三高速缓冲存储器的一个或多个高速缓冲存储器的输出端。

4.根据权利要求3所述的卷积处理引擎，其中，所述第三高速缓冲存储器的输出端耦接到所述至少两个高速缓冲存储器中不同于所述第一高速缓冲存储器和所述第三高速缓冲存储器的一个或多个高速缓冲存储器的输入端。

5.根据权利要求4所述的卷积处理引擎，其中，所述第三高速缓冲存储器的输出端还耦接到所述第一高速缓冲存储器的输入端。

6.根据权利要求1至5中的任一项所述的卷积处理引擎，其中，所述至少两个高速缓冲存储器的每个高速缓冲存储器的容量相同。

7.根据权利要求1至5中的任一项所述的卷积处理引擎，其中，所述至少两个高速缓冲存储器中的每个高速缓冲存储器为循环寻址的高速缓冲存储器。

8.根据权利要求1至5中的任一项所述的卷积处理引擎，还包括：

独立于所述至少两个高速缓冲存储器的高速缓冲存储器，其输入端对应于所述卷积处理引擎的第二输入端，并且其输出端耦接到所述运算电路的另一输入端。

9.一种卷积神经网络加速器，包括至少一个根据权利要求1至8中的任一项所述的卷积处理引擎。

10.一种用于控制根据权利要求1至8中的任一项所述的卷积处理引擎的方法，包括：

确定待处理的卷积神经网络中的连续的至少两个层与所述至少两个高速缓冲存储器之间的对应关系，对应高速缓冲存储器的对应部分将用于存储对应层的运算中所涉及的特征数据，其中，所述至少两个层中的最先层的输入特征数据的对应高速缓冲存储器是所述第一高速缓冲存储器，并且所述至少两个层中的最后层的输出特征数据的对应高速缓冲存储器是所述第二高速缓冲存储器；

从所述卷积处理引擎外部接收第一输入特征数据并存储到所述第一高速缓冲存储器的第一对应部分中，所述第一输入特征数据是所述最先层的原始完整输入特征数据的第一部分数据；以及

控制所述运算电路执行第一操作，所述第一操作包括从所述第一对应部分中读取所述第一输入特征数据、基于所述第一输入特征数据从所述最先层开始依次执行每个层的运算以及将通过每个层的运算所获得的第一输出特征数据存储到对应高速缓冲存储器的对应部分中。