[发明专利]一种半导体器件及其制造方法

说明书

本发明提供一种半导体器件及其制造方法，包括：半导体衬底；沟槽，形成于所述半导体衬底中；多晶硅层，所述多晶硅层底部位于所述沟槽中，所述多晶硅顶部高度位置高于沟槽顶部高度位置，并且本发明的半导体器件及其制造方法能够在制造工艺完全兼容且不增加掩模板或工艺步骤的前提下，提高阈值电压稳定性。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件结构及其制造方法。

背景技术

沟槽型VDMOS产品是较为广泛应用的功率器件，一方面，沟槽工艺的成熟使单元胞尺寸进一步下降，另一方面，由于沟槽区域穿过 P型基区最下端，形成的沟道位于源区与漂移区之间，相比普通 VDMOS消除JFET区，导通电阻大大减小，所以沟槽型VDMOS极大提高了MOS功率器件的性能。对于沟槽型VDMOS，如今采用的结构是沟槽内多晶硅栅平面低于硅平面，制造过程是刻蚀沟槽、生长栅氧、多晶硅淀积、多晶硅刻蚀、阱区形成、NSD形成、孔形成、金属电极形成、背面工艺。由于多晶硅刻蚀必须保证硅上方的多晶硅完全被刻蚀，否则器件将会存在如栅源短接等问题，所以，工艺设定当刻蚀到硅上方的氧化层时，增加一定刻蚀量，以保证所有硅上方的多晶硅完全被刻蚀。即形成的结构是沟槽内多晶硅栅平面低于硅平面，如此带来的问题是后继阱区注入与源区注入将会影响沟道，导致阈值电压不稳。

因此，本发明提出一种半导体器件结构及其制造方法，其多晶硅栅平面高于硅平面，解决阈值电压不稳的问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对的不足，本发明一方面提供一种一种半导体器件，包括：半导体衬底；沟槽，形成于所述半导体衬底中；多晶硅层，所述多晶硅层底部位于所述沟槽中，所述多晶硅顶部高度位置高于沟槽顶部高度位置。

可选地，还包括阱区，所述阱区形成于所述半导体衬底中。

可选地，还包括源/漏区，所述源/漏区形成于所述阱区中。

可选地，所述源/漏区包含第一源/漏区和第二源/漏区，所述第一源/漏区和第二源/漏区具有两种掺杂类型，其中，所述第一源/漏的掺杂类型与所述阱区的掺杂类型相反。

可选地，还包括接触层，分别形成于所述半导体器件的上方和下方，连接于源极和漏极，从而形成元胞结构。

本发明再一方面提供一种半导体制造方法，包括：提供半导体衬底；在所述半导体衬底内形成沟槽；沉积多晶硅层，所述多晶硅层底部位于所述沟槽中；对所述多晶硅层进行刻蚀，刻蚀后的多晶硅层顶部高度位置高于所述沟槽的顶部高度位置。

可选地，还包括：在所述半导体衬底中形成阱区。

可选地，在所述阱区中形成第一掺杂类型的源/漏区。

可选地，还包括：在所述沟槽和所述第一源/漏区上方形成层间介电层。

可选地，还包括：在所述层间介电层上形成接触孔，该接触孔从层间介电层的顶端向底部延伸，且该接触孔的底部低于所述第一源/ 漏区的下表面，并通过该孔进行注入形成第二源/漏区，所述第二源/ 漏区与第一源/漏区具有不同的掺杂类型。

可选地，还包括所述接触孔的填充步骤。

可选地，还包括：在所述层间介质层的上方和所述半导体衬底的下方形成接触层，并且通过所述接触层分别形成引线，连接于源极和漏极，从而形成元胞结构。