[发明专利]存储器的参考电流控制电路

说明书

一种存储器的参考电流控制电路，包括：主阵列，包括至少一个存储单元，所述至少一个存储单元的控制栅上施加有第一控制栅电压；参考阵列，包括至少一个参考存储单元，所述至少一个参考存储单元的控制栅上施加有第二控制栅电压；还包括：控制栅电压生成电路，适于调节所述第二控制栅电压低于第一控制栅电压，且调节所述存储器的读电流窗口。所述控制栅电压生成电路通过向所述存储单元和所述参考存储单元输出不同的控制栅电压，可以降低所述至少一个参考存储单元输出的参考电流，从而实现较大的读电流窗口，提高了所述存储器的读取精度。

技术领域

本发明涉及半导体集成电路领域，特别是涉及一种存储器的参考电流控制电路。

背景技术

存储器不仅是集成电路中的重要组成部分，更是构建基于微处理器的应用系统中不可或缺的一部分。近年来，人们将各种存储器嵌入在微处理器内部以提高微处理器的集成度与工作效率，而存储器阵列及其外围电路的性能在很大程度上决定了整个系统的工作效率。

在存储器中，多个存储单元按照行列方式排列成阵列结构从而组成存储器阵列。在读取存储单元中存储的比特数据时，先获取所述存储单元所在位线上的读取电流以及对应的参考电流，进而将所述读取电流与所述参考电流进行比较，最终根据比较结果确定所述存储单元中存储的数据为“0”或“1”。

但是，在某些情况下，存储单元的读取电流与参考电流差距过小，对存储器的读取精度造成一定的影响。

发明内容

本发明实施例提供一种存储器的参考电流控制电路，包括：主阵列，包括至少一个存储单元，所述至少一个存储单元的控制栅上施加有第一控制栅电压；参考阵列，包括至少一个参考存储单元，所述至少一个参考存储单元的控制栅上施加有第二控制栅电压；还包括：控制栅电压生成电路，适于调节所述第二控制栅电压低于第一控制栅电压，且调节所述存储器的读电流窗口。

可选地，所述控制栅电压生成电路包括：第一控制栅电压生成支路，适于向所述至少一个存储单元提供所述第一控制栅电压；以及第二控制栅电压生成支路，适于向所述至少一个参考存储单元提供所述第二控制栅电压。

可选地，所述第一控制栅电压生成支路包括：第一电荷泵，其输入端接收电源电压；以及第一倍压器，适于根据所述第一电荷泵的输出电压生成所述第一控制栅电压。

可选地，所述第二控制栅电压生成支路包括：第二电荷泵，其输入端接收电源电压；以及第二倍压器，适于根据所述第二电荷泵的输出电压生成中间电压；以及调节电路，适于根据所述中间电压生成所述第二控制栅电压。

可选地，所述第一倍压器的驱动能力大于所述第二倍压器。

可选地，所述调节电路包括：低阈值管，其漏极输出第二控制栅电压，源极接收所述第一控制栅电压，栅极接收所述中间电压；以及偏置电流源，适于向所述低阈值管提供偏置电流。

可选地，所述低阈值管的阈值范围为-1V至1V，其阈值随工作温度的升高而降低。

与现有技术相比，本发明实施例的技术方案具有以下优点：

本发明实施例在现有的存储器中增加了控制栅电压生成电路，适于调节所述第二控制栅电压低于第一控制栅电压，且调节所述存储器的读电流窗口。所述控制栅电压生成电路通过向所述存储单元和所述参考存储单元输出不同的控制栅电压，可以降低所述至少一个参考存储单元输出的参考电流，并实现较大的读电流窗口，从而减少了因所述读取电流与参考电流的差值过小而产生的读取错误，进一步提高了所述存储器的读取精度。

附图说明

图1是现有技术中的一种存储器阵列的结构示意图；

图2是现有技术中的一种读取电流、参考电流随温度变化的示意图；

图3是本发明实施例提供的一种存储器的参考电流控制电路的结构示意图；以及