[发明专利]三维存储器以及形成三维存储器的方法

说明书

本发明提供了一种三维存储器，包括：衬底；位于所述衬底上的沿与所述衬底垂直的方向交替层叠的栅极层和间隔层；沿与所述衬底垂直的方向贯穿所述交替层叠的栅极层和间隔层的沟道孔；多个电荷俘获层，每一所述电荷俘获层位于相邻的两个所述间隔层之间；位于所述沟道孔内的隧穿层；以及电荷阻挡层，位于所述电荷俘获层与所述间隔层以及所述电荷俘获层与所述栅极层之间。本发明的三位存储器中的每个存储单元对应一个独立的电荷俘获层，其隔绝了电荷俘获层间的连接，阻止了电荷俘获层中电荷沿沟道方向的迁移，提高了三维存储器的保持特性。

技术领域

本发明主要涉及半导体领域，尤其涉及一种三维存储器以及形成三维存储器的方法。

背景技术

随着市场对存储密度要求的不断提高，三维存储器堆叠层数量不断提高，为了减少应力影响并控制工艺成本，堆叠层单层厚度会随之减小。由于在垂直方向上每个存储单元间距缩短，临近不同编擦状态下的各存储单元间相互影响增强，这就导致了电子在电荷俘获层内沿沟道方向的扩散现象更明显，从而降低了三维存储器的保持特性。因此，有必要提升三维存储器的保持特性。

发明内容

本发明要解决的技术问题是提供一种三维存储器以及形成三维存储器的方法，所述三维存储器具有良好的保持特性。

为解决上述技术问题，本发明提供了一种三维存储器，包括：衬底；位于所述衬底上的沿与所述衬底垂直的方向交替层叠的栅极层和间隔层；沿与所述衬底垂直的方向贯穿所述交替层叠的栅极层和间隔层的沟道孔；多个电荷俘获层，每一所述电荷俘获层位于相邻的两个所述间隔层之间；位于所述沟道孔内的隧穿层；以及电荷阻挡层，位于所述电荷俘获层与所述间隔层以及所述电荷俘获层与所述栅极层之间。

在本发明的一实施例中，所述电荷俘获层朝向所述沟道孔的一面与所述隧穿层接触。

在本发明的一实施例中，所述间隔层朝向所述沟道孔的一面与所述隧穿层接触。

在本发明的一实施例中，所述电荷阻挡层还位于所述隧穿层与所述间隔层之间。

在本发明的一实施例中，所述三维存储器还包括：位于所述沟道孔内沟道层；其中，所述沟道层与所述隧穿层沿所述沟道孔的径向由内向外的方向依次布置。

在本发明的一实施例中，所述电荷俘获层包括氮化硅层、氮氧化硅层和高介电常数介质层中的一种或多种。

在本发明的一实施例中，所述电荷阻挡层包括二氧化硅层和/或高介电常数介质层。

在本发明的一实施例中，所述隧穿层包括二氧化硅层和/或高介电常数介质层。

本发明的另一方面提供了一种形成三维存储器的方法，包括：提供半导体结构，所述半导体结构具有衬底、位于所述衬底上的堆叠结构，以及沿与所述衬底垂直的方向贯穿所述堆叠结构的沟道孔；所述堆叠结构由交替层叠的栅极层和间隔层构成，或者所述堆叠结构由交替层叠的伪栅极层和间隔层构成；去除所述栅极层或所述伪栅极层朝向所述沟道孔的部分以形成沟槽；在所述沟槽内形成电荷阻挡层以及覆盖所述电荷阻挡层的电荷俘获层；以及在所述沟道孔内形成隧穿层。

在本发明的一实施例中，所述电荷俘获层朝向所述沟道孔的一面与所述隧穿层接触。

在本发明的一实施例中，所述电荷俘获层填充满所述沟槽。

在本发明的一实施例中，在所述沟槽内形成电荷阻挡层以及覆盖所述电荷阻挡层的电荷俘获层的步骤包括：形成覆盖所述沟槽内壁和所述间隔层朝向所述沟道孔的侧壁的电荷阻挡层；在所述沟道孔侧壁和所述沟槽内形成覆盖所述电荷阻挡层的电荷俘获材料层；去除所述沟道孔侧壁的所述电荷俘获材料层，剩余的所述电荷俘获材料层构成电荷俘获层。