[发明专利]资料闩锁电路及其脉冲信号产生器

说明书

一种资料闩锁电路及其脉冲信号产生器。脉冲信号产生器包括第一缓冲器、第二缓冲器、上拉开关以及输出缓冲器。第一缓冲器依据输入信号以及回授信号以产生第一缓冲信号。第二缓冲器依据输入信号以及第一缓冲信号以产生第二缓冲信号。上拉开关依据第一缓冲信号以拉高第二缓冲信号。输出缓冲器依据第二缓冲信号以产生至少一输出脉冲信号。输出缓冲器并传送至少一输出脉冲信号至第一缓冲器以作为回授信号。

技术领域

本发明是有关于一种资料闩锁电路及其脉冲信号产生器，且特别是有关于一种可快速动作的资料闩锁电路及其脉冲信号产生器。

背景技术

关于资料闩锁电路的设计中，在习知技术领域中，常见利用静态正反器(staticflip-flop)、动态正反器(dynamic flip-flop)以及脉冲式闩锁正反器(pulse latch flipflop)来建构。在习知技术领域中，静态正反器虽在噪声边界(noise margin)上有较为强健的效果，但常需要较大的电路面积来设置，造成成本增加。而习知技术的动态正反器，则容易因为漏电流的现象，造成资料漏失的问题，并且，习知技术的动态正反器也常因为信号的突波现象，造成误动作。而脉冲式闩锁正反器在设计上则需要相对高的区域密度，在电路布局上的难度较高。

发明内容

本发明提供一种资料闩锁电路及其脉冲信号产生器，可快速动作并降低所需要的功率消耗，且节省电路面积的使用。

本发明的脉冲信号产生器包括第一缓冲器、第二缓冲器、上拉开关以及输出缓冲器。第一缓冲器接收输入信号以及回授信号，并依据输入信号以及回授信号以产生第一缓冲信号。第二缓冲器接收输入信号以及第一缓冲信号，并依据输入信号以及第一缓冲信号以产生第二缓冲信号。上拉开关耦接在第二缓冲器的输出端，接收并依据第一缓冲信号以拉高第二缓冲信号。输出缓冲器耦接第一缓冲器以及第二缓冲器，依据第二缓冲信号以产生至少一输出脉冲信号。输出缓冲器并传送至少一输出脉冲信号至第一缓冲器以作为回授信号。

在本发明的一实施例中，上述的第一缓冲器包括第一晶体管、第二晶体管以及第三晶体管。第一晶体管的第一端耦接至电源电压，第一晶体管的第二端产生第一缓冲信号，第一晶体管的控制端接收输入信号。第二晶体管的第一端耦接至第一晶体管的第二端，第二晶体管的控制端接收输入信号。第三晶体管的第一端耦接至第二晶体管的第二端，第三晶体管的控制端接收回授信号，第三晶体管的第二端耦接至参考接地端。

在本发明的一实施例中，上述的第二缓冲器包括第一晶体管、第二晶体管以及第三晶体管。第一晶体管的第一端耦接至电源电压，第一晶体管的第二端产生第二缓冲信号，第一晶体管的控制端接收输入信号。第二晶体管的第一端耦接至第一晶体管的第二端，第二晶体管的控制端接收输入信号。第三晶体管的第一端耦接至第二晶体管的第二端，第三晶体管的控制端接收第一缓冲信号，第三晶体管的第二端耦接至参考接地端。

在本发明的一实施例中，上述的输出缓冲器包括第一反向器。第一反向器接收第二缓冲信号，并依据第二缓冲信号产生一第一输出脉冲信号。

在本发明的一实施例中，上述的输出缓冲器更包括第二反向器。第二反向器接收第一输出脉冲信号，并依据第一输出脉冲信号产生一第二输出脉冲信号。

在本发明的一实施例中，脉冲信号产生器更包括延迟电路。延迟电路包括多个反向器。反向器串联耦接在第二缓冲器接收第一缓冲信号的路径间，用以提供第二缓冲器接收第一缓冲信号的传输延迟。

在本发明的一实施例中，上述的反向器的数量为偶数。

在本发明的一实施例中，脉冲信号产生器更包括延迟电路。延迟电路包括一传输闸。传输闸串联耦接在第二缓冲器接收第一缓冲信号的路径间，用以提供第二缓冲器接收第一缓冲信号的一传输延迟。

本发明的资料闩锁电路包括多个闩锁器以及如上所述的脉冲信号产生器。闩锁器分别接收多个资料信号，并依据上述的至少一输出脉冲信号以闩锁资料信号。脉冲信号产生器耦接动态闩锁器，用以提供至少一输出脉冲信号。