[发明专利]半导体器件及其制造方法及包括该器件的电子设备

说明书

公开了一种应用了应变工程的竖直型半导体器件及其制造方法以及包括这种半导体器件的电子设备。根据实施例，一种竖直型半导体器件包括：设于衬底上的竖直有源区，包括依次叠置的第一源/漏层、沟道层和第二源/漏层，其中，第一源/漏层中至少靠近外周面的一部分是应力源，第二源/漏层中至少靠近外周面的一部分是应力源；以及绕沟道层的至少部分外周形成的栅堆叠。

技术领域

本公开涉及半导体领域，更具体地，涉及应用了应变工程的竖直型半导体器件及其制造方法以及包括这种半导体器件的电子设备。

背景技术

在水平型器件如金属氧化物半导体场效应晶体管(MOSFET)中，源极、栅极和漏极沿大致平行于衬底表面的方向布置。由于这种布置，水平型器件不易进一步缩小。与此不同，在竖直型器件中，源极、栅极和漏极沿大致垂直于衬底表面的方向布置。因此，相对于水平型器件，竖直型器件更容易缩小。

但是，在竖直型器件中，缺少有效应用应变工程(strain engineering)的手段。

发明内容

有鉴于此，本公开的目的至少部分地在于提供一种应用了应变工程的竖直型半导体器件及其制造方法以及包括这种半导体器件的电子设备。

根据本公开的一个方面，提供了一种竖直型半导体器件，包括：设于衬底上的竖直有源区，包括依次叠置的第一源/漏层、沟道层和第二源/漏层，其中，第一源/漏层中至少靠近外周面的一部分是应力源，第二源/漏层中至少靠近外周面的一部分是应力源；以及绕沟道层的至少部分外周形成的栅堆叠。

根据本公开的另一方面，提供了一种制造竖直型半导体器件的方法，包括：在衬底上形成第一源/漏种子层、沟道层、第二源/漏种子层和硬掩模层依次叠置而成的叠层；将所述叠层构图为预定形状；使沟道层的至少部分外周相对于硬掩模层的外周向内侧凹入；在沟道层相对于硬掩模层的凹入中形成栅堆叠；在衬底上形成用于保持所述叠层的至少侧壁的应力增强层；使第一源/漏种子层和第二源/漏种子层的至少部分外周相对于硬掩模层的外周向内侧凹入；在第一源/漏种子层和第二源/漏种子层相对于硬掩模层的凹入中，生长应力源。

根据本公开的另一方面，提供了一种电子设备，包括上述竖直型半导体器件。

根据本公开的实施例，可以在第一源/漏层和第二源/漏层中均应用应力源(stressor)，以便向沟道层中的沟道施加应力，从而进一步改善器件性能。在形成应力源时，可以采用应力增强层，以便将应力有效地施加到沟道中。

另外，根据本公开的实施例，可以将到第一源/漏层的第一接触部以及到栅堆叠的第二接触部中至少之一设置于有源区的顶部上，从而至少减少甚至消除接触部在横向上的偏移，并因此减小器件整体所占面积。

附图说明

通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1至16(b)示出了根据本公开实施例的制造半导体器件的流程中部分阶段的示意图；

图17(a)至22示出了根据本公开另一实施例的制造半导体器件的流程中部分阶段的示意图；

图23至27(c)示出了根据本公开另一实施例的制造半导体器件的流程中部分阶段的示意图；

图28至33示出了根据本公开另一实施例的制造半导体器件的流程中部分阶段的示意图。

贯穿附图，相同或相似的附图标记表示相同或相似的部件。

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。