[发明专利]半导体器件及其制造方法

说明书

本发明的实施例提供了半导体器件及其制造方法。根据一些实施例，在半导体器件上方形成通孔，其中，半导体器件密封在密封剂内。金属化层和第二通孔形成在第一通孔上方并且与第一通孔电连接，以及使用相同的晶种层形成金属化层和第二通孔。实施例包括完全接合的通孔、与晶种层接触的部分接合的通孔以及不与晶种层接触的部分接合的通孔。

技术领域

本发明的实施例总体涉及半导体领域，更具体地，涉及半导体器件及其制造方法。

背景技术

由于各个电组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的持续改进，半导体工业已经经历了快速增长。对于大部分而言，这种集成密度的改进来自于最小部件尺寸的连续减小(例如，朝向亚20nm节点缩小半导体工艺节点)，这使得更多的组件集成到给定的区域。随着近来对小型化、更高的速度和更大的带宽以及更低的功耗和等待时间的需求的增长，对于半导体管芯的更小且更具创造性的封装技术的需求也已增长。

随着半导体技术的进一步发展，堆叠和接合的半导体器件作为进一步减小半导体器件的物理尺寸的有效可选方式出现。在堆叠式半导体器件中，至少部分地在不同的半导体衬底上制造有源电路(诸如逻辑、存储器、处理器电路等)，然后将这些有源电路物理和电接合在一起以形成功能器件。这种接合工艺利用复杂的技术，并且期望改进。

发明内容

根据本发明的一个方面，提供了一种制造半导体器件的方法，所述方法包括：形成至密封在密封剂中的第一半导体器件的第一通孔；在所述第一通孔上方形成晶种层；在所述晶种层上方形成金属化层，所述金属化层具有第一宽度；以及在所述金属化层上方形成第二通孔，所述第二通孔具有小于所述第一宽度的第二宽度，其中，形成所述金属化层和形成所述第二通孔均利用所述晶种层。

根据本发明的另一个方面，提供了一种制造半导体器件的方法，所述方法包括：在衬底上方的第一通孔上方沉积晶种层，所述第一通孔电连接至第一管芯的第一外部连接件，所述第一管芯密封在密封剂内；在所述晶种层上方的第一光刻胶中图案化第一开口；利用所述晶种层在所述第一光刻胶的所述第一开口内电镀第一金属化层；去除所述第一光刻胶；在去除所述第一光刻胶之后，在所述第一金属化层上方的第二光刻胶中图案化第二开口；以及利用所述晶种层在所述第二光刻胶的所述第二开口内电镀第二通孔。

根据本发明的又一个方面，提供了一种半导体器件，包括：半导体管芯，密封在密封剂内；第一通孔，延伸穿过第一介电层以电连接至所述半导体管芯，所述第一通孔具有从所述第一通孔的顶部至所述第一通孔的底部的直的侧壁；第一晶种层，与所述第一通孔电连接；第一金属化层，位于所述第一晶种层上方并且与所述第一晶种层物理接触，所述第一金属化层包括贯穿所述第一金属化层的第一材料；第二通孔，与所述第一金属化层直接物理接触，所述第二通孔包括贯穿所述第二通孔的第二材料；以及介电材料，覆盖所述第一金属化层的侧壁和所述第二通孔的侧壁，所述介电材料包括贯穿所述介电材料的第三材料，其中，所述第二通孔的背离所述第一金属化层的第一表面通过所述介电材料暴露。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1A至图6示出了根据一些实施例的在金属化层上完全接合的通孔。

图7A至图11示出了根据一些实施例的与晶种层接触的部分接合的通孔。

图12A至图16示出了根据一些实施例的不与晶种层物理接触的部分接合的通孔。

具体实施方式