[发明专利]叠层集成电路封装结构的封装方法

说明书

本发明提供了一种叠层集成电路封装结构的封装方法，其包括：提供长宽尺寸相同的多个陶瓷片，将所述多个陶瓷片中的除最底层的其他陶瓷片开窗形成框型槽，并在除最顶层的其他陶瓷片的表面上形成线路层；叠置并烧结所述多个陶瓷片形成一体化陶瓷叠层；在陶瓷叠层内设置集成芯片；在陶瓷叠层的侧面形成点阵式焊盘，以电连接所有的线路层的端部；将陶瓷叠层接合至散热基板上，并根据实际需要在陶瓷叠层的侧面形成重分布线电连接所述焊盘和所述点阵式焊盘。本发明减小了封装体积，增强了封装的灵活性。

技术领域

本发明涉及集成电路封装领域，具体涉及一种叠层集成电路封装结构。

背景技术

在集成电路封装中，多采用打线或布线的方式进行电连接各集成电路芯片的引脚，以达到既定的封装体功能模块，叠置的芯片封装可以减小封装体积，是目前采用较广的发展方式。但是叠置封装容易造成打线间交叉短路或布线太乱不易更改的问题，这样得到的封装体往往体积较大且封装极为不灵便，布线也不能随意调整和更改。

发明内容

基于解决上述封装中的问题，本发明提供了一种叠层集成电路封装结构的封装方法，其包括以下步骤：

（1）提供一散热基板，并在该散热基板上形成多个焊盘；

（2）提供长宽尺寸相同的多个陶瓷片，将所述多个陶瓷片中的除最底层的其他陶瓷片开窗形成框型槽，并在除最顶层的其他陶瓷片的表面上形成线路层，所述线路层在相应的陶瓷片边缘露出端部；

（3）叠置并烧结所述多个陶瓷片形成一体化陶瓷叠层；

（4）在陶瓷叠层内设置集成芯片；

（5）在陶瓷叠层的侧面形成点阵式焊盘，以电连接所有的所述端部；

（6）将陶瓷叠层接合至所述散热基板上，并根据实际需要在陶瓷叠层的侧面形成重分布线电连接所述焊盘和所述点阵式焊盘。

其中，焊盘只是被封装层覆盖一半。

其中，所述线路的水平高度和所述点阵式焊盘每层的高度相同，呈对应关系。

其中，焊盘与点阵式焊盘列向对齐。

其中，重分布线跨越不同的侧表面。

其中，所述陶瓷叠层内的集成芯片包括多个，陶瓷叠层的每一层的厚度根据每层所封装的集成芯片的厚度不同而不同。

所述陶瓷叠层的每一层中可包括多个集成芯片，其中除最厚的芯片外其余芯片上方均设置有刚性构件。

其中，所述刚性构件的厚度等于最厚的芯片的厚度减去对应的较薄的芯片的厚度。

本发明的优点如下：

（1）利用叠层封装，减小封装体积，增强封装的灵活性；

（2）利用封装体侧表面的点阵式焊盘进行线路再分布，增加了布线的灵活性；

（3）刚性构件的使用防止了叠层封装的弯折翘曲。

附图说明

图1为本发明的集成电路封装结构的截面图；

图2为本发明的集成电路封装结构的俯视图；

图3为本发明的集成电路封装结构的一侧表面电连接图；

图4为本发明的集成电路封装结构的立体图；

图5为本发明的封装基板的制作流程图；

图6为本发明的陶瓷叠层的制作流程图；

图7为本发明的集成电路封装结构的制作流程图。

具体实施方式