[发明专利]蚀刻方法和蚀刻处理装置

说明书

本发明的目的在于提供一种在维持规定的蚀刻特性的同时抑制电弧放电的蚀刻方法和蚀刻处理装置。所述蚀刻方法向处理容器内供给气体、第一频率的高频电力以及比该第一频率低的第二频率的高频电力，来对形成于为浮动电位的电极层的上层的含硅膜进行蚀刻，所述蚀刻方法包括以下工序：当蚀刻所述含硅膜而得到的图案的底部距所述电极层的距离为规定的距离以下时，供给连续波形的所述第一频率的高频电力和占空比为20％以下的脉冲波形的所述第二频率的高频电力，来对所述含硅膜进行蚀刻。

技术领域

本发明涉及一种蚀刻方法和蚀刻处理装置。

背景技术

已知一种在制造具有三维构造的NAND(3D-NAND)型闪存的情况下通过蚀刻在绝缘膜形成多个孔的技术(例如参照专利文献1～3)。

在图1的(a)所示的以往的3D-NAND型闪存构造中，存储器单元部与外围电路并列地配置。在该情况下，存储器单元部和外围电路的最下层成为接地电位的作为硅基板的导电层10。

专利文献1：美国专利申请公开第2013/0059450号说明书

专利文献2：日本特开2016-219771号公报

专利文献3：日本特开2014-90022号公报

发明内容

发明要解决的问题

然而，在图1的(b)所示的3D-NAND型闪存构造中，为了提高元件的集成度，在外围电路的上方配置存储器单元部。在该构造中，存储器单元部的电极层位于从硅基板离开的位置，成为浮动电极30。

在该状态下，当蚀刻存储器单元部的氧化硅膜40与氮化硅膜50的层叠膜60时，在浮动电极30与接地电位的导电层10之间产生电位差，发生由于电子屏蔽效应引起的电弧放电。

当发生电弧放电时，有时对外围电路带来损伤，因此需要抑制电弧放电。另一方面，当为了使电弧放电难以发生而抑制供给的功率来进行蚀刻时，有时无法得到蚀刻速率等规定的蚀刻特性。

针对上述课题，本发明的一个方面的目的在于在维持规定的蚀刻特性的同时抑制电弧放电。

用于解决问题的方案

为了解决上述课题，根据一个方式，提供一种蚀刻方法，向处理容器内供给气体、第一频率的高频电力以及比该第一频率低的第二频率的高频电力，来对形成于为浮动电位的电极层的上层的含硅膜进行蚀刻，所述蚀刻方法包括以下工序：当蚀刻所述含硅膜而得到的图案的底部距所述电极层的距离为规定的距离以下时，供给连续波形的所述第一频率的高频电力和占空比为20％以下的脉冲波形的所述第二频率的高频电力，来对所述含硅膜进行蚀刻。

发明的效果

根据一个侧面，能够在维持规定的蚀刻特性的同时抑制电弧放电。

附图说明

图1是用于说明3D-NAND构造的一例的图。

图2是用于说明基于一个实施方式所涉及的3D-NAND构造中发生的电弧放电的图。

图3是表示一个实施方式所涉及的蚀刻处理装置的结构的一例的图。

图4是用于说明一个实施方式所涉及的3D-NAND构造的蚀刻的图。

图5是表示一个实施方式所涉及的蚀刻中的偏压脉冲与电弧放电的关系的一例的图。

图6是用于说明一个实施方式所涉及的蚀刻处理的图。

图7是表示一个实施方式所涉及的蚀刻处理的一例的流程图。