[发明专利]半导体存储装置

说明书

实施方式提供一种能够使存储的数据的可靠性提升的半导体存储装置。实施方式的半导体存储装置包含隔着绝缘体而积层的多个导电体及柱。柱通过多个导电体，且包含第1及第2柱状部、及接合部。第1柱状部所通过的多个导电体中，距接合部最近的导电体与其他任一个导电体分别作为第1虚设字线(LDWL)及第1字线(WL)(LMH)发挥功能。第2柱状部所通过的多个导电体中，距接合部最近的导电体与其他任一个导电体分别作为第2虚设字线(UDWL)及第2字线(WL)(UMH)发挥功能。在选择了第2字线的写入动作中的预充电动作中，对第2虚设字线及第2字线分别施加第1电压，对第1字线施加比第1电压低的第2电压。

[相关申请]

本申请享有以日本专利申请2017-242858号(申请日：2017年12月19日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

实施方式涉及一种半导体存储装置。

背景技术

作为半导体存储装置，已知有NAND(Not AND，与非)型闪速存储器。

发明内容

实施方式提供一种能够使存储的数据的可靠性提升的半导体存储装置。

实施方式的半导体存储装置包含多个导电体、柱、及控制器。多个导电体隔着绝缘体而积层。柱通过多个导电体，包含第1柱状部、第2柱状部、以及第1柱状部及第2柱状部间的接合部，且与多个导电体的交叉部分分别作为晶体管发挥功能。控制器执行写入动作。第1柱状部所通过的多个导电体中，距接合部最近的导电体与其他任一个导电体分别作为第1虚设字线、及第1字线发挥功能。第2柱状部所通过的多个导电体中，距接合部最近的导电体与其他任一个导电体分别作为第2虚设字线、及第2字线发挥功能。控制器在写入动作中，执行包括包含预充电动作的编程动作的编程循环。控制器在选择了第1字线的写入动作中的预充电动作中，对第1字线、第1虚设字线、第2虚设字线、及第2字线分别施加比接地电压高的第1电压。控制器在选择了第2字线的写入动作中的预充电动作中，对第1字线施加比第1电压低的第2电压，对第2虚设字线及第2字线分别施加第1电压。

附图说明

图1是表示实施方式的半导体存储装置的整体构成的一例的框图；

图2是表示实施方式的存储单元阵列的电路构成的一例的电路图；

图3是表示实施方式的存储单元晶体管的阈值电压的分布的一例的阈值分布图；

图4是表示实施方式的存储单元阵列的截面构成的一例的剖视图；

图5是表示实施方式的行解码器模块的电路构成的一例的电路图；

图6是表示实施方式的半导体存储装置中的写入动作的一例的流程图；

图7是表示实施方式的半导体存储装置中的第1写入动作的编程动作中的各布线的电压的一例的时序图；

图8是表示实施方式的半导体存储装置中的第2写入动作的编程动作中的各布线的电压的一例的时序图；

图9是表示实施方式的比较例的半导体存储装置中的第2写入动作的编程动作中的各布线的电压的一例的时序图；

图10是表示实施方式的比较例的半导体存储装置中的第2写入动作的编程动作中的存储器柱内部的电子的行为的一例的示意图；

图11是表示实施方式的比较例的半导体存储装置中的存储单元晶体管的阈值电压的分布的一例的阈值分布图；

图12是表示实施方式的变化例的半导体存储装置中的第2写入动作的编程动作中的各布线的电压的一例的时序图。

具体实施方式