[发明专利]一种基本编解码单元以及编解码器

权利要求书

1.一种基本编解码单元，其特征在于，包括两个相同的逻辑电路，所述两个逻辑电路分别用于编码和解码；所述逻辑电路包括相同数量的输入引脚和输出引脚以及若干异或门；

所述逻辑电路包括八个输入引脚和八个输出引脚，每个所述输入引脚通过所述异或门与五个所述输出引脚关联；

所述逻辑电路包括十四个异或门，定义十四个异或门分别为异或门1、异或门2、异或门3、异或门4、异或门5、异或门6、异或门A、异或门B、异或门C、异或门D、异或门E、异或门F、异或门G以及异或门H，定义8个输入引脚为i1、i2、i3、i4、i5、i6、i7、i8，定义8个输出引脚为o1、o2、o3、o4、o5、o6、o7、o8，其中，输入引脚i1与异或门B的输入端连接，所述异或门B的输出端为输出引脚o2；所述输入引脚i1与异或门1的输入端连接，所述异或门1的输出端与异或门6的输入端连接，所述异或门6的输出端与异或门C、D、E、H的输入端连接，所述异或门C、D、E、H的输出端分别为输出引脚o3、o4、o5以及o8；

输入引脚i2与异或门A的输入端连接，所述异或门A的输出端为输出引脚o1；

所述输入引脚i2与异或门1的输入端连接；

输入引脚i3与异或门E的输入端连接；

所述输入引脚i3与异或门2的输入端连接，所述异或门2的输出端与异或门5的输入端连接，所述异或门5的输出端与异或门A、异或门B、异或门F和异或门G的输入端连接，所述异或门F和异或门G的输出端分别为输出引脚o6以及o7；

输入引脚i4异或门H的输入端连接；

所述输入引脚i4与异或门2的输入端连接；

输入引脚i5与异或门C的输入端连接；

所述输入引脚i5与异或门3的输入端连接，所述异或门3的输出端与异或门5的输入端连接；

输入引脚i6与异或门G的输入端连接；

所述输入引脚i6与异或门4的输入端连接，所述异或门4的输出端与异或门6的输入端连接；

输入引脚i7与异或门F的输入端连接；

所述输入引脚i7与异或门4的输入端连接；

输入引脚i8与异或门D的输入端连接；

所述输入引脚i8与异或门3的输入端连接。

2.一种编解码器，其特征在于，包括若干个根据权利要求1所述的基本编解码单元和若干个触发器，所述触发器的数量与所述基本编解码单元的输出引脚数量相同；每个所述输出引脚与相应的所述触发器的D端连接。