[发明专利]金属栅极的形成方法以及半导体器件

说明书

本发明公开了一种金属栅极的形成方法，包括：提供半导体衬底和层间介质层，层间介质层形成于半导体衬底上方；在层间介质层中形成第一凹槽；形成填充第一凹槽的伪栅；刻蚀形成第二凹槽，第二凹槽形成于伪栅上部的两侧，第二凹槽的一侧壁包括部分伪栅侧壁；去除伪栅以形成第三凹槽，第三凹槽包括第一凹槽和第二凹槽；和形成覆盖第三凹槽内表面的高k介电层，并向第三凹槽内填充金属材料，以形成金属栅极，金属栅极包括高k介电层和金属材料。本发明可以有效避免金属栅极内部出现孔洞、位错等缺陷。

技术领域

本发明涉及半导体制造领域，特别涉及一种金属栅极的形成方法以及半导体器件。

背景技术

随着半导体元器件尺寸的不断减小，传统的多晶硅栅极已经不能够再满足使用要求。金属栅极(Metal Gate)的出现使得半导体器件向更加精细化的方向发展。随后，高k介电层的使用进一步优化了金属栅极的控制作用，提高了半导体器件的性能。

栅极尺寸减小后，在向较小的凹槽内填充金属材料形成金属栅极时，金属栅极内部易出现缺陷，降低金属栅极的控制能力。

因此，亟须一种避免在金属栅极内部出现缺陷的金属栅极的形成方法。

发明内容

本发明实施例公开了一种金属栅极的形成方法，能够有效避免在金属栅极内部形成孔洞等缺陷。

本发明公开了一种金属栅极的形成方法，包括：提供半导体衬底和层间介质层，层间介质层形成于半导体衬底上方；在层间介质层中形成第一凹槽；形成填充第一凹槽的伪栅；刻蚀形成第二凹槽，第二凹槽形成于伪栅上部的两侧，第二凹槽的一侧壁包括部分伪栅侧壁；去除伪栅以形成第三凹槽，第三凹槽包括第一凹槽和第二凹槽；和形成覆盖第三凹槽内表面的高k介电层，并向第三凹槽内填充金属材料，以形成金属栅极，金属栅极包括高k介电层和金属材料。

根据本发明的一个方面，第二凹槽的深度尺寸范围为40nm～100nm。

根据本发明的一个方面，伪栅上部的两侧的第二凹槽的深度尺寸相等。

根据本发明的一个方面，刻蚀伪栅两侧的部分层间介质层以形成第二凹槽。

根据本发明的一个方面，向第三凹槽内填充金属材料后，在第一凹槽和第二凹槽相衔接的位置，形成的金属材料与高k介电层的纵截面呈“台阶”状。

根据本发明的一个方面，在形成第一凹槽后，形成伪栅前，还包括：形成覆盖第一凹槽侧壁的侧墙。

根据本发明的一个方面，形成伪栅后，还包括：刻蚀除去部分侧墙，以在伪栅上部的两侧形成第二凹槽。

根据本发明的一个方面，形成伪栅后，还包括：刻蚀除去部分侧墙和与侧墙相邻的部分层间介质层，以在伪栅上部的两侧形成第二凹槽，第二凹槽的底部表面包括侧墙的顶部和部分层间介质层。

根据本发明的一个方面，形成第二凹槽的工艺包括干法刻蚀工艺，干法刻蚀的工艺参数包括：气体CH₃F、O₂，CH₃F的流量范围为10sccm～500sccm，O₂的流量范围为10sccm～500sccm，压力范围为2mtorr～50mtorr，功率范围为100W～2000W。

根据本发明的一个方面，形成金属栅极后，还包括：采用静电吸附方法，利用干法刻蚀工艺刻蚀部分金属栅极和/或部分层间介质层；和利用化学机械平坦化工艺研磨，以使金属栅极和层间介质层的顶部平齐。

根据本发明的一个方面，金属栅极和层间介质层的顶部平齐后，还包括：刻蚀除去部分金属栅极；和在余下的金属栅极上方形成介电层。