[发明专利]自对准锗硅HBT器件监控本征基区掺杂的结构及工艺方法

说明书

本发明公开了一种自对准锗硅HBT器件监控本征基区(发射区扩散后的锗硅基区)掺杂的测试结构，所述测试结构在长度方向上由两部分电阻串联而成：一部分由外基区高掺杂锗硅区电阻和未掺杂的锗硅外延区link电阻串联而成，另一部分为发射区扩散到基区后的pinch电阻；在宽度方向上也由两部分组成：在两侧有未掺杂的锗硅外延区link电阻，中间为所述串联电阻；这两个电阻并联。本发明可有效监控自对准锗硅HBT器件中本征基区的掺杂浓度，在研发过程中可以比较不同锗硅工艺菜单的P型浓度，以及发射极掺杂和热开销的影响，并和HBT器件的电测试结果比较来验证实验是否符合设计要求；在量产过程中，可以监控锗硅外延及发射极掺杂和热开销的工艺稳定性。

技术领域

本发明涉及半导体器件设计与制造领域，特别是指一种采用非选择性外延的自对准锗硅HBT器件监控本征基区(发射区扩散后锗硅基区)掺杂浓度的结构，本发明还公开了所述结构的工艺方法。

背景技术

采用P型多晶硅抬高外基区，发射极和外基区之间采用内侧墙的自对准器件结构，如图1所示，可以同时降低基极电阻和基极-集电极电容，这样的锗硅HBT器件可以得到大于300GHz的最高震荡频率fmax，其性能可以和III-V族化合物半导体器件相当，被广泛用于光通信和毫米波应用。

SiGe HBT器件采用比单晶硅能带宽度小的掺有杂质硼的锗硅碳合金为基极，由于发射极和基极有能带差，可以在保证同样的直流电流放大倍数HFE时采用较高的基区掺杂，从而得到较高的fmax。

较小的基区电阻，包括侧墙下的连接(Link)电阻，以及发射极多晶硅下发射区扩散后锗硅的本征基区电阻(图1所圈注的发射极多晶硅扩散到锗硅外延层后形成的本征基区电阻(Pinch))，是提升fmax的最重要的参数。同时，以Pinch电阻监控的本征基区的浓度和厚度，还影响器件的直流参数如直流放大，击穿电压，以及射频截止频率，是器件的关键工艺参数，在硅片电测试阶段进行监测是非常重要的。

由于HBT垂直器件的杂质分布特别是基区的杂质分布对直流和射频特性有很大影响，在研发过程中一般用二次离子质谱(SIMS)来表征，其分布如图2所示，是SiGe HBT的垂直器件的SIMS掺杂分布，横坐标从小到大分别为发射区、基区和集电区,对应图1从上到下的垂直掺杂分布；其中硼被发射极N型杂质砷夹断(pinch)后的本征基区电学宽度对器件的直流和射频特性有显著影响。

但SIMS方法周期长，费用高，而且外延生长有负载效应，较大的有源区生长的锗硅厚度大于较小的有源区，而SIMS结构有源区面积较大而器件的有源区面积较小，SIMS的形貌不能反映器件里的杂质分布。

如果有一个在线的测试结构来监控本征基区的P型掺杂浓度(面密度)，则可以加快研发进度，同时对fmax在300GHz以上器件的锗硅层，其厚度较低、掺杂体密度较高，很容易受外延工艺、发射区多晶硅掺杂浓度及热过程影响，需要在芯片电测试时进行测量以指导下一步实验；这个测试结构对后续量产过程的工艺监控也是非常重要的。

发明内容

本发明所要解决的技术问题在于提供一种自对准锗硅HBT器件监控发射区扩散后锗硅基区掺杂的测试结构,在芯片级电测试(WAT)阶段有效监控发射极扩散后锗硅基区电阻。

为解决上述问题，本发明所述的一种自对准锗硅HBT器件监控发射区扩散后锗硅基区掺杂的测试结构，所述测试结构在长度方向上由两部分电阻串联而成：一部分由外基区高掺杂电阻和link电阻串联而成，另一部分为发射区扩散到基区后的pinch电阻；

在宽度方向上也由两部分组成：在两侧是未掺杂的锗硅外延区电阻，等同于link电阻，中间是上节所述的串联电阻，两侧的电阻和中间的电阻并联。