[发明专利]形成三维存储器的方法以及三维存储器

说明书

本发明涉及一种形成三维存储器的方法以及三维存储器。该三维存储器包括衬底、位于所述衬底上的沿与所述衬底垂直的方向交替层叠的栅极层和间隔层、沿与所述衬底垂直的方向贯穿所述交替层叠的栅极层和间隔层的沟道孔、位于所述沟道孔内的沟道层以及接触所述沟道层的漏极，其中所述漏极接触所述沟道层的顶部区域的沿与所述衬底垂直的方向延伸的至少一个侧面。本发明可以提高沟道层与漏极的接触面积，从而提高导电能力。

技术领域

本发明主要涉及半导体制造方法，尤其涉及形成三维存储器的方法以及三维存储器。

背景技术

为了克服二维存储器件的限制，业界已经研发了具有三维(3D)结构的存储器件，其通过将存储器单元三维地布置在衬底之上来提高集成密度。

在例如3D NAND闪存的三维存储器件中，存储阵列可包括具有沟道结构的核心(core)区。沟道结构形成于垂直贯穿三维存储器件的堆叠层(stack)的沟道孔中。沟道结构可包含存储器件的沟道层，沟道层顶部与作为漏极的导电插塞连接。沟道层与漏极的连接，关系到三维存储器的导电能力，因此期望在二者间形成可靠、低电阻的连接。

发明内容

本发明提供一种形成三维存储器的方法以及三维存储器，可以提高沟道层与漏极的接触面积，从而提高导电能力。

根据本发明的一个方面提供一种三维存储器，包括衬底、位于所述衬底上的沿与所述衬底垂直的方向交替层叠的栅极层和间隔层、沿与所述衬底垂直的方向贯穿所述交替层叠的栅极层和间隔层的沟道孔、位于所述沟道孔内的沟道层以及接触所述沟道层的漏极，其中所述漏极接触所述沟道层的顶部区域的沿与所述衬底垂直的方向延伸的至少一个侧面。

在本发明的一实施例中，所述漏极在面向所述沟道层的一侧具有连接部，所述连接部接触所述沟道层的顶部区域的内侧面和/或外侧面。

在本发明的一实施例中，所述顶部区域沿与所述衬底垂直的方向的高度是10-30nm。

在本发明的一实施例中，所述漏极沿与所述衬底垂直的方向的高度是80-100nm。

在本发明的一实施例中，所述漏极沿所述沟道孔的径向向外的方向突出于所述沟道层。

在本发明的一实施例中，所述三维存储器还包括位于所述沟道层外侧的存储器层。

在本发明的一实施例中，所述漏极面向所述沟道层的表面，不低于所述三维存储器中最高的栅极层的上表面。

本发明还提出一种形成三维存储器的方法，包括以下步骤：提供半导体结构，所述半导体结构具有衬底、位于所述衬底上的交替层叠的栅极层和间隔层或伪栅极层和间隔层、沿与所述衬底垂直的方向贯穿所述交替层叠的栅极层和间隔层的沟道孔以及位于所述沟道孔内的沟道层；选择性去除所述沟道孔中覆盖所述沟道层的顶部区域的沿与所述衬底垂直的方向延伸的至少一个侧面的材料，以露出所述顶部区域的所述至少一个侧面；以及在所述沟道孔内形成漏极，所述漏极接触所述顶部区域的所述至少一个侧面。

在本发明的一实施例中，所述半导体结构还包括位于所述沟道层外侧的存储器层以及位于所述沟道层内侧的填充柱，其中选择性去除所述沟道孔中覆盖所述沟道层的顶部区域的沿与所述衬底垂直的方向延伸的至少一个侧面的材料的步骤包括：在所述填充柱顶部形成凹槽；去除所述沟道层的部分高度；以及去除所述存储器层和所述填充柱的部分高度，以露出所述顶部区域的内侧面和外侧面。

在本发明的一实施例中，在所述沟道孔内形成漏极步骤包括：在所述顶部区域共形地形成连接部，所述连接部接触所述沟道层的顶部区域的内侧面和外侧面。