[发明专利]具有减少的射频损耗的器件封装体

说明书

本公开涉及具有减少的射频损耗的器件封装体。一种器件封装体包括半导体器件。半导体器件设置在衬底上。器件封装体还包括覆盖物。覆盖物设置在衬底上并且围绕半导体器件。覆盖物包括空隙、第一层和第二层。空隙在覆盖物的内表面与半导体器件之间。第一层具有第一电导率和第一厚度。第二层设置在第一层之下。第二层具有第二电导率和第二厚度。第一电导率大于第二电导率。第一厚度小于第二厚度。

技术领域

本发明总体上涉及器件封装体，并且在特定实施例中，涉及器件封装体结构及其形成方法。

背景技术

随着电子器件变得更小并且更便携，许多不同类型的器件可以被限制在壳体内或者衬底上的小体积。由于高的器件密度，密集的器件可能不利地相互影响。因此，针对器件封装体的重要设计考虑可能是限制由附近器件造成的不需要的作用。

作为具体示例，在恶劣的射频环境中操作的传感器可能由于射频信号而经历传感器读数错误。入射在传感器封装体上的射频信号可能直接干扰传感器读数，或者可能在传感器封装中感应出在传感器处生成热量的电流。该热量会引入传感器读数的错误。可能需要减少或者消除由附近射频器件造成的在传感器处的射频干扰和热量生成的传感器封装体。

发明内容

根据本发明的一个实施例，一种器件封装体包括半导体器件。该半导体器件设置在衬底上。该器件封装体还包括覆盖物。该覆盖物设置在衬底上并且围绕半导体器件。覆盖物包括空隙、第一层和第二层。空隙在覆盖物的内表面与半导体器件之间。第一层具有第一电导率和第一厚度。第二层设置在第一层之下。第二层具有第二电导率和第二厚度。第一电导率大于第二电导率。第一厚度小于第二厚度。

根据本发明的另一实施例，一种形成器件封装体的方法包括：将半导体器件附接至衬底；形成覆盖物；以及将覆盖物附接至具有半导体器件的衬底。形成覆盖物包括：在第二层之上形成第一层。第一层的电导率大于第二层的电导率。第一层的厚度小于第二层的厚度。形成覆盖物还包括：机械地将覆盖物成形为包括开口的杯形结构。半导体器件设置在开口中。

根据本发明的又一实施例，一种器件封装体包括多层保护覆盖物。该多层保护覆盖物包括核心层、导电层、抗腐蚀层和金属层。核心层用于机械地支撑覆盖物。核心层具有小于200μm的第一厚度。导电层设置在核心层的第一表面之上。导电层具有小于20μm的第二厚度。多层保护覆盖物凹入以包括凹陷区域。核心层围绕凹陷区域。抗腐蚀层设置在导电层之上。金属层设置在抗腐蚀层之上。

附图说明

为了更完整地理解本发明及其优点，现在参照结合附图进行的以下描述，在附图中：

图1图示了根据本发明的实施例的其中器件被多层保护覆盖物包围的示例器件封装体；

图2图示了根据本发明的实施例的其中传感器和集成电路芯片被多层保护覆盖物包围的示例器件封装体；

图3A至图3D图示了根据本发明的实施例的示例多层保护覆盖物，图3A图示了多层保护覆盖物的核心层，图3B图示了在核心层上形成导电层之后的多层保护覆盖物，图3C图示了分别在导电层和核心层上形成外表面层和内表面层之后的多层保护覆盖物，以及图3D图示了在使多层保护覆盖物成形之后的多层保护覆盖物；

图4A至图4D图示了根据本发明的实施例的其中传感器和集成电路芯片附接至衬底的示例器件封装体，图4A图示了在衬底上形成导电焊盘之后的器件封装体，图4B图示了在衬底中形成开口之后的器件封装体，图4C图示了在将传感器和集成电路芯片附接至衬底上的导电焊盘之后的器件封装体，以及图4D图示了在使用接线结合形成至传感器和集成电路芯片的电连接之后的器件封装体；

图5图示了根据本发明的实施例的其中在将多层保护覆盖物附接至衬底上的导电焊盘之后传感器和集成电路芯片被多层保护覆盖物包围的示例器件封装体；