[发明专利]一种深槽半导体器件耐压终端及其制造方法

说明书

本发明提供一种深槽半导体器件耐压终端及其制造方法，所述方法包括在带有第一导电杂质的半导体层，采用通用半导体工艺技术，在半导体层内部分区域形成被保护的有源区；通过刻蚀工艺在半导体材料片内形成一个或多个深槽；垂直半导体材料片表面进行第二导电杂质注入，第二导电杂质仅注入到深槽底部中，通过扩散工艺使得在深槽底部向外形成扩散区；对深槽侧壁进行第二导电杂质掺杂，在深槽侧壁向外形成掺杂区，且扩散区横向超出掺杂区相同侧的距离为L₁；采用半导体工艺对深槽平整化。利用扩散区和掺杂区结构对高压半导体器件被保护有源区进行适应应用需求的设计，方案具有较好的抗氧化层电荷波动、更容易设计、适应工艺加工等技术特征。

技术领域

本发明属于半导体器件和集成电路技术领域，特别涉及一种深槽半导体器件耐压终端及其制造方法。

背景技术

随着集成电路等比例缩小Moore(摩尔)定律发展到nm级尺寸，集成电路实现最重要的平面工艺发展逐渐缓慢下来，此时行业提出了集成电路的另一个不特别依赖Moore定律的技术发展方向，其中之一是除了平面图形结构外，器件结构向三维发展也是一个发展方向，在集成电路和器件向三维方向发展过程中，有一个技术方向是以现代深槽工艺为特点的发展，在微机电系统(Micro-Electro-Mechanical System，MEMS)，超结器件，槽栅VDMOS(垂直双扩散金属-氧化物半导体场效应晶体管)等器件中得到一定应用，在这种发展方向中；

现有的场限环耐压终端中，如专利号CN106783956A提出了一种具有侧壁可变角度的沟槽场限环终端结构及制备方法，该方法针对SiC高压器件进行深结大曲率半径的P-N结扩散比较困难的问题，在传统平面场限环结构的基础上，引入可变角度侧壁的沟槽结构，等效增加了场限环的P-N结结深，增大了结边缘曲率，但由于该宽槽是带角度的深槽，在工业实施中，不容易批量生产；并且，该发明与普通P-N结场限环类似，并不能更有效的解决氧化层电荷波动的问题。

目前申请人还没有看到利用多环窄槽结构做器件的耐高压终端的电子器件报道，针对这种情况，申请人提出了一种用于高压电子器件承受耐压的槽型结构，发现这种槽型耐压终端具有较好的抗氧化层电荷波动、更容易设计以及更适应工艺加工等特性。

发明内容

针对这种情况，申请人提出了一种用于高压电子器件承受耐压的槽型结构，并对这种槽型结构耐压终端进行了研究，发现这种槽型耐压终端具有较好的抗氧化层电荷波动和更容易设计和适应工艺加工特性。

本发明提出了一种深槽半导体器件耐压终端及其制造方法，

所述终端至少包括半导体材料片，所述半导体材料片包括半导体层和氧化层，所述氧化层位于半导体层的上表面；所述半导体层带有第一导电杂质；在半导体层内形成被保护的有源区；半导体材料片从上表面向下开设有一个或多个深槽，所述深槽的深度与该深槽宽度的比值大于1；所述深槽内表面掺杂有第二导电杂质，掺杂第二导电杂质后在深槽底部向外扩散形成扩散区，以及在深槽侧壁向外扩散形成掺杂区；所述第一导电杂质与第二导电杂质的导电类型相反。

可选的，所述被保护的有源区与一个或多个深槽重叠。

进一步的，优选的，被保护的有源区深度设置为H1，所述扩散区与掺杂区的深度之和为H，H1为H的0.9倍至1.1倍，且H为H1的0.9倍至1.1倍。

优选的，所述扩散区超出深槽侧壁的距离为L，所述掺杂区超出深槽侧壁的距离为L₂，L-L₂≥0。

其中，所述掺杂区的深度与其宽度的比值大于1，也即是本发明的深槽为窄深槽。

本发明的制造所述的一种深槽半导体器件耐压终端的制造方法，包括以下必要步骤：

S1、根据深槽半导体器件耐压终端的耐压要求，设计出深槽半导体器件耐压终端结构参数，确定出深槽的参数，包括深槽个数、深槽的深度以及宽度；