[发明专利]一种深槽半导体器件耐压终端及其制造方法有效
申请号: | 201810607744.8 | 申请日: | 2018-06-13 |
公开(公告)号: | CN108682686B | 公开(公告)日: | 2021-04-20 |
发明(设计)人: | 谭开洲;张霞;唐昭焕;吴雪;王斌;肖添;朱坤峰;杨永晖;王健安;张振宇;邱盛;张静;崔伟;黄东 | 申请(专利权)人: | 中国电子科技集团公司第二十四研究所 |
主分类号: | H01L29/06 | 分类号: | H01L29/06;H01L21/336;H01L29/772 |
代理公司: | 重庆辉腾律师事务所 50215 | 代理人: | 王海军 |
地址: | 400060 *** | 国省代码: | 重庆;50 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 半导体器件 耐压 终端 及其 制造 方法 | ||
1.一种深槽半导体器件耐压终端的制造方法,其特征在于,包括以下步骤:
S1、根据深槽半导体器件耐压终端的耐压要求,设计出深槽半导体器件耐压终端结构参数,确定出深槽的参数,包括深槽个数、深槽的深度以及宽度;
S2、采用带有第一导电杂质的半导体层,在半导体层内部分区域形成被保护的有源区,通过氧化技术在半导体层上表面形成氧化层;
S3、按照步骤S1确定的深槽的参数,通过刻蚀工艺在半导体材料片从上表面向下开设深槽;
S4、垂直半导体材料片上表面进行第二导电杂质注入,以使得第二导电杂质仅注入到深槽底部中,通过扩散工艺使得在深槽底部向外扩散形成扩散区,使得所述扩散区超出深槽侧壁的距离为L;
S5、对深槽侧壁进行第二导电杂质掺杂,在深槽侧壁向外扩散形成掺杂区,掺杂区超出深槽侧壁的距离为L2,且L-L2≥0;采用半导体工艺对深槽进行填充,并对深槽平整化。
2.根据权利要求1所述的一种深槽半导体器件耐压终端的制造方法,其特征在于,所述深槽的个数为1~25个,深度为3.5~4.5μm;宽度为0.6~0.8μm。
3.根据权利要求1所述的一种深槽半导体器件耐压终端的制造方法,其特征在于,步骤S2中被保护的有源区的形成方式包括通过垂直半导体材料片上表面注入能量为75KeV~85KeV,剂量为1.8×1015cm-2~2.2×1015cm-2的第二导电杂质;采用温度为1100℃~1200℃,时间为160~200分钟,气氛为氮气,根据扩散工艺,从而形成深度H1为3.8μm~4.2μm的被保护的有源区。
4.根据权利要求1所述的一种深槽半导体器件耐压终端的制造方法,其特征在于,步骤S4中扩散区的形成方式包括通过垂直半导体材料片上表面向深槽底部注入能量为75KeV~85KeV,剂量为4.8×1015cm-2~5.2×1015cm-2的第二导电杂质,采用扩散工艺对注入第二导电杂质进行激活并且扩散,采用900℃~1000℃,25~35分钟氮气扩散来达到,满足L为0μm-0.8μm。
5.根据权利要求1所述的一种深槽半导体器件耐压终端的制造方法,其特征在于,步骤S5中对深槽侧壁进行第二导电杂质掺杂方式具体包括深槽侧壁进行第二导电杂质注入掺杂、将所述半导体材料片进行清洗,腐蚀掉深槽的自然氧化层后进行第二导电杂质扩散掺杂、采用原位掺杂第二导电杂质多晶硅淀积或原位掺杂第二导电杂质的半导体层间接对深槽侧壁掺杂;若采用原位掺杂第二导电杂质多晶硅淀积或原位掺杂第二导电杂质的半导体层,则只需对深槽平整化。
6.根据权利要求5所述的一种深槽半导体器件耐压终端的制造方法,其特征在于,所述深槽侧壁进行第二导电杂质注入掺杂包括垂直半导体材料片表面方向倾斜7°注入,能量为75KeV~85KeV,剂量为2.8×1015cm-2~3.2×1015cm-2的第二导电杂质,使得L2为0μm-0.5μm。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第二十四研究所,未经中国电子科技集团公司第二十四研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810607744.8/1.html,转载请声明来源钻瓜专利网。
- 上一篇:半导体器件及其制作方法
- 下一篇:半纵向型欧姆接触电极及其制作方法
- 同类专利
- 专利分类