[发明专利]在多孔基底上制造高导电特性铜-纤维混合物的方法

说明书

本发明公开了高导电连接无钻孔的单层和多层电路的高效制造方法，具体地说，涉及在具有强粘附性和增强弯曲耐久性的低成本多孔基底上和在无钻孔一步金属沉积的低成本多孔基底上制造高导电特性铜‑纤维混合物的方法，以及按照所述方法制得的产品。本发明采用一步浸涂方法对多孔介质表面进行改性，采用喷墨印刷和银离子催化的ELD对基底表面进行选择性金属化。由于基底表面上有丰富的吡啶配体，改性的基底在ELD过程中展现出与沉积铜强大且可靠的结合力。此外，独特的多孔结构可以使其纤维作为物理锚，产生铜‑纤维导电结构。这种增强结构不仅防止了铜膜的分层，而且提高了其弯曲耐久性。本发明还可以在多孔基底上实现低薄层电阻的高导电铜层而没有显著的分辨率损失。

技术领域

本发明属于印刷电子技术领域，更具体地涉及多孔基底上的印刷电子产品。

背景技术

在过去的十年里，印刷电子(PE)技术利用现有的印刷工业制造能力来廉价和高效地生产电路得到了广泛的关注。这种充满活力的新技术正在通过取代传统昂贵的制造电子元件、器件甚至系统的方法来改变电子工业。越来越多的印刷薄膜晶体管、导体、电感器和电容器正在与电子器件集成来开发新型的系统，例如薄膜能量收集/存储系统、智能标签、射频识别(RFID)标签和存储设备。在不久的将来，通过印刷技术实现的柔性、可穿戴、甚至可伸缩的装置随处可见是可以预见的。最近已经有许多纸质电子产品的演示；然而，许多例子涉及使用塑料覆盖的纸基材、塑料薄膜的胶片叠层(电子纸票)、电子元件的粘合物和硅芯片上的多孔基底。这些基材具有比常规纤维素纸更好的化学和物理性能，但价格通常超过后者的10倍以上。在多孔基底上制造高导电性电路是非常具有挑战性的，多孔基底通常具有高粗糙度，并且纤维素纤维会形成倾向于吸收功能材料(例如金属纳米材料、碳纳米管)而不是将它们留在表面上的丰富多孔结构。这些多孔结构会阻止油墨内的导电材料彼此接触，使得即使在烧结之后也不可能形成高导电层，这就会导致纸基电子器件的性能相对较低。同时，多孔基底的毛细管效应也会导致在用溶剂基油墨印刷时发生显著的分辨率损失。此外，导体的厚度对于许多电子应用是至关重要的。对于相同的导体，较厚的导电层意味着较小的薄层电阻，因此厚度通常决定电路能够处理的最大电流。在电子工业中，大多数器件都采用35μm铜层厚度的标准印刷电路板。物联网需要大量的射频设备相互通信并获取无线电能量。通常，如果工作频率高于1MHz，那么我们需要考虑趋肤效应，即天线导体必须达到一定厚度以获得最佳性能。例如，在13.56MHz频率下工作的铜天线具有17.7μm的趋肤效应深度，这意味着印刷天线的厚度必须至少为17.7μm以获得最佳性能。然而，通过卷对卷兼容的数字印刷工艺直接印刷导电材料不能达到这一水平，这大大限制了它在射频器件和常规印刷电路中的应用。所有这些障碍导致传统印刷电子器件在性能和分辨率方面受到影响。因此，重要的是找到这些问题的解决方案以充分利用纤维素纸和其他多孔基底的低成本、环境友好特性。

化学沉积金属(ELD)采用自动催化氧化还原反应沉积各种金属在催化剂预载基底上，提供了一种低成本、可靠的导电层厚度问题解决方案。用ELD制造的印刷电路已经在PET、PI、胶片、甚至纱线等各种基材上展现。沉积的金属层厚度可以通过沉积时间精细地调节，但是当厚度增加时，粘附和扩散等新的挑战就会出现。未处理的柔性基底由于缺少结合位点而与捕获催化剂部分斗争，并且简单的物理吸收不能防止沉积金属的剥离，特别是当沉积金属的厚度超过5μm时。对于如纤维素纸这样的多孔基底，疏松沉积的金属颗粒倾向于迁移出印刷边缘，结果导致严重的分辨率损失。随着沉积时间的增加，金属层的厚度越来越大，电路中越来越多的迹线将形成相互连接并短路。表面改性技术如UV-氧等离子体、表面硅烷化、聚电解质多层膜(PEM)和聚合物接枝已经被报道用来增强化学沉积金属层和基底之间的粘合性。然而，由于它们的复杂和/或环境不友好的工艺、苛刻的实验条件和/或难以放大生产，它们中的大多数离大规模高效益的应用仍然还很远。因此，需要开发一种简单、低成本和有效的表面改性方法来实现在各种多孔基底上制造具有强金属-纤维结合力的高分辨率厚铜(＞20μm)纸基电子器件。利用ELD制备高导电性的电路在短时间内仍然是一个挑战。由于传统的方法通常是在表面发生金属生长，所以化学沉积需要较长的时间才能使电路具有高导电性。同时，不通过钻孔就不可能一次制造多层电路。这些困难限制了ELD在印刷电子器件制造中的应用，特别是对于卷装进出过程。