[发明专利]OTP存储器件及其制作方法、电子装置

说明书

本发明提供一种OTP存储器件及其制作方法、电子装置，包括：半导体衬底，在所述半导体衬底中形成有沿第一方向延伸的有源区和隔离结构，在所述有源区上形成有若干存储单元，同一所述有源区上相邻的所述存储单元呈镜像布置；在所述半导体衬底上还形成有阻挡层，所述阻挡层包括沿第二方向延伸的第一覆盖部和沿第一方向延伸的第二覆盖部，所述第一覆盖部覆盖位于同一直线上的所述浮栅以及相邻的所述浮栅之间的所述隔离结构，所述第二覆盖部覆盖所述相邻的所述位线之间的所述隔离结构。根据本发明的OTP存储器件可以避免相邻的位线接触孔桥接互连而引起器件失效的问题，提高了器件的良率和可靠性。该OTP存储器件的制作方法和电子装置具有类似的优点。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种与OTP存储器件及其制作方法、电子装置。

背景技术

OTP(one time Programmable，一次可编程)存储器是一种常用的非挥发性存储器，其可以由多种结构实现，例如耦合电容型、串联晶体管型和电介质击穿型等。串联晶体管型OTP存储器由于具有面积小成本低的优势是一种常用的OTP存储器。如图1所示，串联晶体管型OTP存储器的存储单元(cell)由2个串联的PMOS器件组成，其中一个用作选择管，另外一个用作存储数据的存储管，选择管对应的栅极为选择栅SG(Select gate)，存储管对应的栅极为浮栅FG(floating Gate)，并且各个存储管的浮栅彼此不相连。选择管的源极用作源线SL(其上施加源线电压VSL)，存储管的漏极用作位线BL(其上施加位线电压VBL)，选择管的漏极和存储管的源极彼此连接。

串联晶体管型OTP存储器的工作过程例如为：编程状态下，如果要对某个OTP存储单元编程进行编程，首先通过选择栅SG和位线BL选择到对应存储单元，把选择管打开(对应的选择栅SG上接高负电位(例如-5V)，NWell和源线SL都接GND)，然后在位线BL上加高的负电位(例如-5V)，这样沟道中会产生强拉电流，由于热载流子效应，有一部分的电子会跑到浮栅FG上面去(1状态)，如果没有编程，浮栅FG上面没有电子(0状态)。正常读取状态下，选择栅SG和位线BL只加比较低的电位如-1.8V，如果浮栅FG上面有电荷，这时存储单元就会有比较大的电流，如果浮栅FG上没有电荷，整个存储单元的电流很小，用这种方法来判断OTP存储器的存储单元是1还是0。

如上所述，编程后浮栅FG上有电荷，我们定义为1，但是随着时间的推移，浮栅FG上面的电荷会慢慢跑掉，为了延缓这个进程，在浮栅FG上面需要沉积一层比较厚的防止电荷逃逸的阻挡层(SAB)，阻挡层可以用氧化物层再加氮氧化硅或者氮化硅层组成，一般阻挡层越厚，防止电子逃逸的效果越好，从可靠性的角度讲，一般是用数据保持(Data retention，DR)这个术语来表示OTP保存电荷的能力，即阻挡层越厚，存储器的数据保持效果是越好。

然而，这种沉积有阻挡层的OTP存储器容易出现因接触孔桥接(bridge)，而引起器件失效的问题，降低了产品的良率和可靠性。

因此有必要提出一种OTP存储器件及其制作方法、电子装置，以至少部分解决上述问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了克服目前存在的至少一个问题，本发明一方面提供一种OTP存储器件，包括：

半导体衬底，在所述半导体衬底中形成有沿第一方向延伸的有源区和隔离结构，所述有源区和所述隔离结构沿第二方向间隔布置，所述第一方向和所述第二方向彼此垂直；