[发明专利]阵列基板及其制备方法、显示装置

权利要求书

1.一种阵列基板，包括：

衬底基板；

第一导电图案，设置在所述衬底基板上；

绝缘层，设置在所述第一导电图案的远离所述衬底基板的一侧，并且所述绝缘层中具有过孔；

第二导电图案，设置在所述绝缘层的远离所述衬底基板的一侧；

连接电极，设置在所述绝缘层的所述过孔中，所述连接电极电连接所述第二导电图案和所述第一导电图案；

保护图案，设置在所述连接电极的远离所述衬底基板的一侧；

其中，所述保护图案在所述衬底基板上的正投影与所述过孔在所述衬底基板上的正投影至少部分重叠。

2.根据权利要求1所述的阵列基板，其中，所述保护图案为光刻胶图案。

3.根据权利要求1或2所述的阵列基板，其中，所述阵列基板包括显示区和周边区；

其中，所述第一导电图案、所述绝缘层、所述第二导电图案、所述连接电极和所述保护图案至少设置在所述周边区中。

4.根据权利要求1或2所述的阵列基板，其中，所述第二导电图案与所述连接电极为一体结构。

5.根据权利要求3所述的阵列基板，其中，所述周边区还包括柔性线路板或集成电路板；

所述第二导电图案电连接所述柔性线路板或集成电路板。

6.根据权利要求3所述的阵列基板，其中，所述显示区包括用于驱动所述显示区中的像素单元发光的驱动电极；

所述驱动电极与所述连接电极同层设置。

7.根据权利要求3所述的阵列基板，其中，所述显示区包括薄膜晶体管，所述薄膜晶体管包括栅极、源极和漏极；

所述第一导电图案与所述栅极或源极或漏极同层设置并电连接。

8.根据权利要求1或2所述的阵列基板，其中，所述保护图案的上表面与所述连接电极的上表面共面。

9.根据权利要求1或2所述的阵列基板，其中，所述第二导电图案的上表面、所述连接电极的上表面和所述保护图案的上表面共面。

10.一种阵列基板的制备方法，包括：

在衬底基板上形成第一导电图案；

在所述第一导电图案的远离所述衬底基板的一侧形成绝缘层，并在所述绝缘层中形成过孔；

在所述绝缘层的远离所述衬底基板的一侧形成第二导电图案；

形成连接电极，所述连接电极形成在所述过孔中以将所述第二导电图案与所述第一导电图案电连接；

在所述连接电极的远离所述衬底基板的一侧形成保护图案；

其中，所述保护图案在所述衬底基板上的正投影与所述过孔在所述衬底基板上的正投影至少部分重叠。

11.根据权利要求10所述的阵列基板的制备方法，其中，

在形成所述过孔后，在所述绝缘层上依次形成导电层、保护层和第一光刻胶层；

采用双色调掩模对所述第一光刻胶层进行曝光与显影，形成第一光刻胶图案，其中，所述第一光刻胶图案包括第一光刻胶全保留区域、第一光刻胶半保留区域和第一光刻胶去除区域；所述第一光刻胶全保留区域所在区域为所述保护图案将要形成的区域，所述第一光刻胶去除区域所在的区域为不形成所述保护图案、所述连接电极和所述第二导电图案的区域，所述第一光刻胶半保留区域所在区域为除所述第一光刻胶全保留区域和所述第一光刻胶去除区域之外的区域；

去除所述光刻胶去除区域的保护层和导电层，以形成所述第二导电图案和与其电连接的所述连接电极；

对所述第一光刻胶图案进行灰化，以仅在所述第一光刻胶全保留区域保留第一光刻胶层的一部分；

去除所述第一光刻胶全保留区域之外的保护层，以形成所述保护图案；以及

去除所述第一光刻胶全保留区域的光刻胶。

12.根据权利要求10所述的阵列基板的制备方法，其中，所述保护图案由光刻胶形成。