[发明专利]提取SOI衬底寄生电容的方法

说明书

本发明提供了一种提取SOI衬底寄生电容的方法，提供前端结构，包括衬底及间隔位于所述衬底上方的功能层；将所述功能层进行投影到所述衬底上；获取所述功能层投影到所述衬底的区域；以及根据所述区域计算电容。目前所使用工具对寄生电容参数的提取与实测值存在较大差异，进而会影响后续电路设计时的精确性，本发明所提供的方法，通过将功能层投影到衬底上，计算投影到衬底上的区域的电容值，该方法消除了现有寄生电容提取工具存在的缺陷，提取的寄生电容参数与实测值近似相等，使得电路设计，寄生参数的提取，仿真整个设计流程更流畅。

技术领域

本发明涉及半导体制造领域，尤其是涉及一种提取SOI衬底寄生电容的方法。

背景技术

SOI(Silicon-On-Insulato)工艺以其良好的衬底隔离特性，在射频领域有着广阔的应用前景。随着SOI工艺和器件在集成电路产品中的应用不断拓展，精确的模型和有效的模型参数提取技术的重要性日渐凸显。

目前，在对SOI衬底的寄生电容的提取时，射频设备对地的寄生电容可以放入模型中进行计算，而金属层对地的寄生电容需要使用工具处理。现在的某家 EDA(ElectronicsDesign Automation)工具厂商提供的寄生提取工具对于金属层对地距离为720μm的情况，提取出的寄生电容与实测值存在100倍～1000倍的差异，该方法存在缺陷；而另一家EDA(Electronics Design Automation)工具厂商提供的寄生提取工具支持的金属层对地距离最大为100μm，与实际情况不符。

发明内容

本发明的目的在于提供一种提取SOI衬底寄生电容的方法，以解决使用现有工具对SOI工艺晶圆中金属层对地的寄生电容参数的提取存在缺陷以及与实际情况不符的问题。

为了达到上述目的，本发明提供了一种提取SOI衬底寄生电容的方法，包括以下步骤：

提供前端结构，包括衬底及间隔位于所述衬底上方的功能层；

将所述功能层进行投影到所述衬底上；

获取所述功能层投影到所述衬底的区域；以及

根据所述区域计算电容。

可选的，所述功能层为金属层或多晶硅层。

可选的，将所述金属层或多晶硅层的投影和位于所述区域的所述衬底作为所述寄生电容的上下极板，计算所述电容。

可选的，所述金属层包括金属线，所述区域为所述金属线正投影到所述衬底上的部分。

可选的，所述多晶硅层包括多晶硅线，所述区域为所述多晶硅线作为引线时正投影到所述衬底的部分。

可选的，所述多晶硅线作为引线为所述多晶硅线非有源区的部分。

可选的，将所述金属线部分作为所述电容的上极板。

可选的，将所述多晶硅部分作为所述电容的上极板。

可选的，所述衬底接地。

可选的，计算所述电容包括获取所述金属线或所述多晶硅线作为引线时投影到所述衬底上的部分对于所述衬底的面积。

可选的，所述金属线或所述多晶硅线为长方体形状，将所述金属线或所述多晶硅线的侧边展开，计算所述金属线或所述多晶硅线的侧边展开后的金属线或多晶硅线的面积。

可选的，所述电容的计算公式为C＝((W*L+2T*L+2T*W)*1E^-12/D)*K*1E^-15，其中W为所述金属线或所述多晶硅线的宽度，L为所述金属线或所述多晶硅线的长度，T为所述金属线或所述多晶硅线的厚度，D为所述金属线或所述多晶硅线对所述衬底的距离，K为所述金属线或所述多晶硅线的电位电容值系数。