[发明专利]具有倾斜源极/漏极的半导体器件和关联方法

说明书

一种半导体器件包括其中具有沟道区域的半导体衬底、在沟道区域以上的栅极结构以及在栅极结构的相对侧上的源极和漏极区域。相应接触在源极和漏极区域中的每个区域上。源极和漏极区域中的至少一个区域具有相对于相应接触的倾斜的上接触表面。倾斜的上接触表面具有比对应平坦接触表面将有的面积大至少50％的面积。

本申请是于2013年8月21日提交的申请号为201310376750.4、名称为“具有倾斜源极/漏极的半导体器件和关联方法”的中国发明专利申请的分案申请。

技术领域

本发明涉及半导体器件领域，并且更具体地涉及一种在接触与源极/漏极区域之间的接触电阻减少的半导体器件和相关方法。

背景技术

诸如半导体集成电路(IC)之类的半导体器件包括许多半导体器件结构。示例半导体器件结构是包括P沟道和N沟道MOS晶体管二者的互连的互补金属氧化物半导体(CMOS)晶体管。在各种器件结构之间的互连由在器件结构之间形成层间连接的金属化的接触实现。

正在设计包括CMOS晶体管的半导体器件结构以具有越来越小的特征尺寸(例如栅极结构)。基于这一趋势，随着栅极节距变得更小，将晶体管的源极/漏极区域与金属化的接触连接的接触也变得更小。随着接触尺寸减少，有接触电阻增加。取决于接触面积和片电阻率的接触电阻正在变成器件性能进一步提高的限制因素。

在第8,101,489号美国专利中公开一种用于减少接触电阻的方式。提供具有掺杂区域的半导体衬底。在掺杂区域之上执行预非晶注入工艺和中性(或者非中性)物种注入工艺。随后在掺杂区域中形成硅化物。通过进行与中性物种注入组合的预非晶注入来减少在硅化物接触区域与源极/漏极衬底界面之间的接触电阻。

在第8,134,208号美国专利中公开另一种用于减少接触电阻的方式。半导体器件包括半导体器件结构和接触，并且该接触在半导体器件结构的表面部分和侧壁部分二者电和物理耦合到半导体器件。

尽管上述方式可以在减少接触电阻时有效，但是可能希望进一步改进。

发明内容

鉴于前述背景技术，因此本发明的目的在于提供一种容易制造的具有减少的接触电阻的半导体器件。

根据本发明的这一和其它目的、特征及优点由一种半导体器件实现，该半导体器件包括其中具有沟道区域的半导体衬底、在沟道区域以上的栅极结构、以及在栅极结构的相对侧上的源极和漏极区域。相应接触可以在源极和漏极区域中的每个区域上。源极和漏极区域中的至少一个区域可以具有相对于相应接触的倾斜的上接触表面。

可以有利地使用源极和漏极区域上的附加蚀刻步骤来形成倾斜的上接触表面，而蚀刻步骤在紧密节距的器件上自限制。这可以有利地提供上接触表面的更佳控制以用于器件优化。可以在附加蚀刻步骤之后执行源极和漏极注入。

倾斜的上接触表面可以背离栅极结构向下倾斜，并且倾斜可以在范围30-45度内的角度。倾斜的上接触表面可以具有比对应平坦接触表面将有的面积大至少50％的面积。

源极和漏极区域可以包括相应凸起源极和漏极区域。凸起源极和漏极区域可以由形成于半导体衬底上的外延层提供。栅极结构可以包括栅极堆叠在栅极堆叠的相对侧上的至少一个侧壁间隔物。

另一方面涉及一种制作如以上描述的半导体器件的方法。该方法可以包括：提供其中具有沟道区域的半导体衬底；在沟道区域以上形成栅极结构；在栅极结构的相对侧上形成源极和漏极区域；并且在源极和漏极区域中的每个区域上形成相应接触。源极和漏极区域中的至少一个区域具有相对于相应接触的倾斜的上接触表面。

附图说明

图1是根据本发明的具有倾斜接触的半导体器件的截面图。

图2-图4是图1中所示半导体器件的部分的截面图，这些图图示用于制作该半导体器件的工艺步骤。