[发明专利]一种具有超结结构的半导体器件及其制作方法

权利要求书

1.一种具有超结结构的半导体器件，其特征在于，包括：N型衬底、N+区、P-体区、PN交替超结区、N+源区、栅极氧化层、多晶硅栅极、介质层隔离、器件源极金属和器件漏极金属；

所述N+区为由中央区、底边区和侧边区组成的电子漂移区；

所述N型衬底的上方与所述N+区的底边区连接，所述N+区的内表面向中央区延伸为所述P-体区，所述PN交替超结区位于所述N+区的中央区的两侧、所述N+区的侧边区与P-体区之间，所述P-体区的上表面与所述PN交替超结区相连接处设有所述N+源区，所述栅极氧化层覆盖于所述N+源区、N+区、P-体区连接处的上表面，所述栅极氧化层上方设有所述多晶硅栅极，所述PN交替超结区与所述N+源区连接处的上表面设置有器件源极金属，所述N+区的侧边区的上表面设有器件漏极金属，所述多晶硅栅极的上表面及其与所述器件源极金属之间、所述器件源极金属与器件漏极金属之间均水平铺设有所述介质隔离层；

其中，所述PN交替超结区由P+层与N+层纵向间隔交替排列，且所述PN交替超结区的上下表面均为P+层；

所述N+区的中央区内部横向设置有由超结P型柱组成的超结P型柱阵列组，所述超结P型柱的截面宽度小于所述N+层的厚度，且任一超结P型柱的上下表面位于同一所述P+层或N+层的上下表面所围成的水平区域范围内。

2.根据权利要求1所述的半导体器件，其特征在于，所述PN交替超结区由三层P+层与两层N+层纵向间隔交替排列，且上下表面均为P+层；

所述P+层由上到下分别为第一P+层、第二P+层和第三P+层，所述N+层分别为第一N+层和第二N+层，所述第一N+层位于第一P+层与第二P+层之间，所述第二N+层位于第二P+层与第三P+层之间。

3.根据权利要求1所述的半导体器件，其特征在于，所述超结P型柱阵列组的边界距离所述栅极氧化层的边界距离为L，L的范围为4μm～10μm。

4.根据权利要求2所述的半导体器件，其特征在于，所述第一P+层、第二P+层和第三P+层的掺杂浓度依次递减，所述第一P+层掺杂剂量为4E15离子个数/平方厘米～5E15离子个数/平方厘米，所述第二P+层的掺杂剂量为3E15离子个数/平方厘米～4E15离子个数/平方厘米，所述第三P+层的掺杂剂量为2E15离子个数/平方厘米～3E15离子个数/平方厘米。

5.根据权利要求2或4所述的半导体器件，其特征在于，所述第一N+层和第二N+层的掺杂剂量均为2E15离子个数/平方厘米。

6.根据权利要求1所述的半导体器件，其特征在于，所述N+区为N型重掺杂区，掺杂剂量为1E15离子个数/平方厘米～2E15离子个数/平方厘米，截面宽度为2～5μm。

7.根据权利要求1所述的半导体器件，其特征在于，所述PN交替超结区的截面宽度为5～10μm。

8.根据权利要求1所述的半导体器件，其特征在于，所述PN交替超结区中每层P+层或N+层的厚度为2～3μm。

9.一种具有超结结构的半导体器件的制作方法，其特征在于，包括：

提供N型衬底，在所述N型衬底的上表面形成N+外延层，在N+外延层的上表面形成P-外延层，外延后进行表面平坦化；

在P-外延层的两侧形成深沟槽，深沟槽的底部延伸至N+外延层的上表面；

在所述深沟槽内部形成PN交替超结区；

在P-外延层的中央区刻蚀形成中央凹槽，通过热驱注入在所述中央凹槽中注入N型离子，在热驱后的中央凹槽中继续进行刻蚀，注入P型离子，形成超结P型柱，反复执行刻蚀与离子注入，形成超结P型柱阵列组；

形成由N+区的中央区、N+外延层和P-外延层的两侧边组成的N+区，N+区的中央区两侧与PN交替超结区之间形成P-体区；

在所述N+区与所述P-体区的连接处上表面形成栅极氧化层，在栅极氧化层的表面沉积形成多晶硅栅极；

在多晶硅栅极的两侧所述P-体区进行光刻注入形成N+源区；

在所述PN交替超结区与所述N+源区连接处的上表面形成器件源极金属，在所述N+区的侧边区的上表面形成器件漏极金属，在所述器件源极金属、器件漏极金属和多晶硅栅极之间水平铺设形成介质隔离层。