[发明专利]制造半导体装置的方法与半导体存储器装置

权利要求书

1.一种制造半导体装置的方法，包括：

在半导体基底上提供导电层，所述导电层包括下部导电层及上部导电层，所述下部导电层包含第一材料，且所述上部导电层包含具有不同于所述第一材料的至少一个特性的第二材料；

在所述导电层上形成保护图案；以及

通过控制刻蚀工艺来刻蚀穿过所述导电层以获得单独的分离的栅极，以使得所述第一材料在所述刻蚀工艺期间具有高于所述第二材料的刻蚀速率，所述栅极中的每一者包含上部栅极及下部栅极，在所述刻蚀工艺之后所述下部栅极具有小于所述上部栅极的宽度。

2.根据权利要求1所述的制造半导体装置的方法，其中所述第一材料包括具有小于10nm的晶粒尺寸的多晶硅，且所述第二材料包括具有在10nm与50nm之间的范围内的晶粒尺寸的多晶硅。

3.根据权利要求1所述的制造半导体装置的方法，其中所述隔离层的材料包括旋涂式介电材料。

4.根据权利要求1所述的制造半导体装置的方法，还包括刻蚀所述隔离层以在所述单独的栅极的相邻栅极的间获得间隙，

其中所述间隙中的至少一者在单独的栅极中的一者的上部栅极与下部栅极的下部表面的间具有底部表面。

5.根据权利要求4项所述的制造半导体装置的方法，还包括：

在所述间隙中的所述单独的栅极及所述隔离层上形成介电层，其中所述单独的栅极中的所述一者的所述下部栅极的侧壁与所述介电层之间的空隙填充有所述隔离层。

6.一种半导体存储器装置，包括：

半导体基底，包含自其凸起的有源区域，相邻的所述有源区域定义其间的沟道；

隔离层，形成于所述半导体基底上及所述沟道中；

浮置栅极，形成于相应的所述有源区域上，每一所述浮置栅极具有依序层叠的下部浮置栅极及上部浮置栅极，所述下部浮置栅极具有小于所述上部浮置栅极的宽度及与所述上部浮置栅极相同的中心线；

栅极间介电层，在所述浮置栅极的顶部表面上及在所述隔离层上，所述栅极间介电层定义相邻的所述浮置栅极之间的间隙；以及

控制栅电极，在所述浮置栅极的顶部上及所述栅极间介电层的所述间隙中，

其中所述间隙中的至少一者具有底部表面，所述底部表面在所述浮置栅极中的一者的所述下部浮置栅极的顶部表面与底部表面之间，且所述下部浮置栅极的侧壁与所述间隙中的所述栅极间介电层之间的空隙填充有所述隔离层的材料。

7.根据权利要求6所述的半导体存储器装置，其中所述浮置栅极中的每一者的所述下部浮置栅极及所述上部浮置栅极与相应的所述有源区域自对准。

8.根据权利要求6所述的半导体存储器装置，其中所述浮置栅极中的所述一者与所述控制栅电极之间的栅极耦合率部分地基于所述空隙中的所述隔离层的所述填充材料的宽度。

9.根据权利要求6所述的半导体存储器装置，还包括定位于所述浮置栅极中的每一者与相应的所述有源区域之间的隧穿绝缘层。

10.一种制造半导体装置的方法，包括：

在半导体基底上提供物理层，所述物理层具有依序层叠的下层及上层，所述下层包含第一材料，且所述上层包含具有不同于所述第一材料的至少一个特性的第二材料；

在所述物理层上形成保护图案；以及

控制刻蚀所述物理层的刻蚀工艺，以使得所述第一材料在所述刻蚀工艺期间具有不同于所述第二材料的刻蚀速率，且在所述刻蚀工艺之后所述下层具有不同于所述上层的维度，所述下层及所述上层具有相同的中心线。