[发明专利]一种存储器

说明书

本发明公开了一种存储器，包括至少一个全局控制电路和追踪驱动电路、若干存储单元、追踪单元、追踪控制电路以及相应的若干条内嵌于存储单元阵列的不同追踪路径，所述全局控制电路、追踪驱动电路、追踪路径、追踪单元以及追踪控制电路在信号传输方向上依次传输连接，还包括基于追踪控制电路的NBTI保护电路。本发明能够实现更加精确的追踪，同时避免追踪控制电路中的PMOS受NBTI影响导致整个时序漂移，提高了电路的稳定性。

技术领域

本发明涉及存储器领域，具体涉及一种存储器，使得追踪结果更为准确、可靠。

背景技术

在当今集成电路应用领域，对在一块小的芯片上实现多的功能提出了更高的要求，于是片上系统（System on Chip,SoC）越来越受到人们的重视。随着集成电路设计水平和工艺技术的提高，包含多个功能模块的SoC已经能够实现相当复杂的功能。根据ITRS的报告，在这些SoC中存储器占据了很大比例，并且其增长趋势还在不断扩大。各种类型的存储器如SRAM，DRAM以及Flash都能被集成到SoC中，但目前主流的嵌入式存储器还应该是SRAM，因为它能通过标准的CMOS工艺很容易地嵌入到SoC中。

在特征尺寸不断缩小的同时，由于随机参杂的波动、阱临近效应等不良因素带来的工艺偏差也在不断增大。工艺偏差对电路性能有着显著影响，并且增加了对整体电路模拟的难度。因此，在90纳米技术节点特别是后续的40纳米乃至22纳米，这些问题是我们所必须引起重视的。尽管考虑工艺偏差而保留相对较大的设计余量会增加设计复杂性，耗费更大的成本，但是如果不考虑将会导致电路性能的降低甚至是电路功能的无法实现。

伴随着先进工艺的快速发展，被广泛应用于SoC的半导体存储器单元的尺寸也在不断缩小。同时，由于工艺偏差的存在导致不同的存储器单元具有不同的数据读取速度。这样一来，速度较慢的存储单元需要较长的读取时间，而那些速度相对快的单元读取时间短，从而产生了时序的不一致性。除此之外，存储单元的外围电路同样存在着受工艺偏差影响的问题，沿着不同的路径信号传输的延时不同。再加上电压、温度的变化，这些时序的差异会导致数据在存储器中不能进行正确的读取操作。

因此，在存储器设计过程中都会包含用于检测实际电路信号延时的追踪电路，通过追踪电路反映出来的延时来调整存储器控制信号的时序，以保证存储器各项操作的准确执行。追踪电路包含有用于产生追踪信号的追踪单元，为保证追踪的准确性，这些追踪单元采用与存储器存储单元类似的结构。

为了解决时序追踪的问题，传统的存储器追踪方法往往只采用单一字线或者单一位线追踪电路，产生追踪信号从而控制存储器数据读取操作。也有一些方案采用单一字线和位线相结合构成追踪电路，模拟字线和位线上的延时，如图1所示，相比于前一种方法，这种设计对提高存储器的追踪精度有很大的帮助。但是随着工艺偏差的增大，单条字线、位线追踪路径的时序已经不能反映整个存储器的工作时序。特别是在高精度电路设计中，这样的时序追踪方法已经不能满足电路对精度的要求。

发明内容

本发明的发明目的是提供一种存储器，包含多条追踪路径，以实现更加精确的追踪，同时避免追踪控制电路中的PMOS受NBTI影响导致整个时序漂移，提高了电路的稳定性。

为达到上述发明目的，本发明采用的技术方案是：一种存储器，包括至少一个全局控制电路和追踪驱动电路、若干存储单元、追踪单元、追踪控制电路以及相应的若干条内嵌于存储单元阵列的不同追踪路径，所述全局控制电路、追踪驱动电路、追踪路径、追踪单元以及追踪控制电路在信号传输方向上依次传输连接，

还包括基于追踪控制电路的NBTI保护电路。

优选地，所述追踪控制电路和全局控制电路之间包含一个用以检测追踪控制信号的灵敏放大器。

优选地，所述灵敏放大器设在存储器追踪路径上。

优选地，所述存储单元是一个6管存储单元，设有两个传输管和一对反相器相耦合。