[发明专利]一种提高维持电压的带假栅静电释放器件及其制作方法

权利要求书

1.一种提高维持电压的带假栅静电释放器件，其特征在于：包括衬底、HVNW区、P-body区、NDD区、第一P+注入区、第一N+注入区、第二N+注入区、第三N+注入区、第一多晶硅栅、第二多晶硅假栅，所述衬底中设有HVNW区，HVNW区内从左至右依次设有P-body区和NDD区，所述P-body区内从左至右依次设有第一P+注入区、第一N+注入区，所述第一多晶硅栅横跨在HVNW区和P-body区之间，所述NDD区内从左至右依次设有第二N+注入区、第二多晶硅假栅、第三N+注入区；所述第二多晶硅假栅构成多晶硅假栅结构，以提高器件的维持电压；

当ESD高压脉冲应力来到器件阳极，器件阴极接地电位时，所述第一N+注入区、P-body区和HVNW区构成一纵向NPN三极管结构，纵向NPN三极管结构的基极与P-body区的寄生电阻相连，即所述纵向NPN三极管结构形成了一个BJT晶体管结构，也就是LDMOS结构；

所述第二多晶硅假栅构成多晶硅假栅结构，当ESD高压脉冲应力来到器件阳极，所述阴极接地电位时，所述HVNW区和P-body区发生雪崩击穿，由于多晶硅假栅结构的存在，器件的静电放电远离器件阳极的沟道区域的表面，器件的泄放静电电流路径变长，以提高器件的维持电压。

2.根据权利要求1所述的提高维持电压的带假栅静电释放器件，其特征在于：所述P-body区的左侧与HVNW区的左侧边缘相连接，第一P+注入区的左侧与P-body区的左侧边缘相连接，第一P+注入区的右侧与第一N+注入区的左侧相连接，第一N+注入区的右侧与第一多晶硅栅的左侧相连接；所述第一多晶硅栅的右侧与NDD区的左侧相连接，NDD区的右侧与HVNW区的右侧边缘相连接，所述第二N+注入区的左侧与NDD区的左侧边缘相连接，第二N+注入区的右侧与第二多晶硅假栅的左侧相连接，第二多晶硅假栅的右侧与第三N+注入区的左侧相连接，第三N+注入区的右侧与NDD区的右侧边缘相连接。

3.根据权利要求2所述的提高维持电压的带假栅静电释放器件，其特征在于：所述第一P+注入区、第一N+注入区、第一多晶硅栅连接在一起并作为器件的阴极；所述第三N+注入区作为器件的阳极。

4.根据权利要求2所述的提高维持电压的带假栅静电释放器件，其特征在于：所述第一P+注入区左半部分位于P-body区的表面，第一P+注入区右半部分完全位于P-body区中；所述第一N+注入区完全位于P-body区中；所述第二N+注入区左半部分位于NDD区的表面，第二N+注入区右半部分完全位于NDD区中；所述第三N+注入区左半部分完全位于NDD区中，第三N+注入区右半部分位于NDD区的表面。

5.一种根据权利要求1-4中任一项所述的提高维持电压的带假栅静电释放器件的制作方法，包括以下步骤：

步骤一：在衬底中形成HVNW区；

步骤二：在HVNW区左半部分形成P-body区，在HVNW区右半部分形成NDD区；

步骤三：对HVNW区、P-body区、NDD区进行退火处理，消除杂质的扩散；

步骤四：在P-body区和HVNW区交界处淀积第一多晶硅栅，在NDD区上淀积第二多晶硅假栅；

步骤五：在P-body区中形成第一P+注入区、第一N+注入区，在NDD区中形成第二N+注入区、第三N+注入区，且第一P+注入区、第一N+注入区、第一多晶硅栅、第二N+注入区、第二多晶硅假栅、第三N+注入区从左到右依次排列；

步骤六：对第一P+注入区、第一N+注入区、第二N+注入区、第三N+注入区进行退火处理，消除杂质在注入区的迁移；

步骤七：将第一P+注入区、第一N+注入区、第一多晶硅栅连接在一起并作为器件的阴极；将第三N+注入区作为器件的阳极。

6.根据权利要求5所述的提高维持电压的带假栅静电释放器件的制作方法，其特征在于，所述步骤一之前还包括步骤a：在衬底上形成一层二氧化硅薄膜，然后淀积一层氮化硅；将光刻胶层涂在晶圆上，光刻胶曝光和显影，形成隔离浅槽；对氮化硅、二氧化硅和隔离浅槽刻蚀，去除光刻胶层，淀积一层二氧化硅，然后化学机抛光，直到氮化硅层为止，除去氮化硅层。